



การสอบปลายภาค ประจำภาคการศึกษาที่ 1
วันที่ : 3 ตุลาคม พ.ศ. 2547
วิชา : 240-205 Digital Systems and Logic Design

ปีการศึกษา : 2547
เวลา : 9:00 – 12:00
ห้อง : R200, R201

ทฤษฎีในการสอบ โทษขั้นต่ำคือ ปรับตกในรายวิชาที่ทฤษฎี และพักการเรียนหนึ่งภาคการศึกษา

คำสั่ง


- ข้อสอบมี 2 ตอน ทั้งหมด 20 หน้า (ข้อสอบ 14 หน้า, Appendix 5 หน้า, กระดาษทด 1 หน้า)
 - ตอนที่ 1 มี 10 ข้อ 10 คะแนน หน้า 1 - 6 (ไม่มั่นใจอย่าตอบ ถ้าผิดคะแนนติดลบข้อละ 1 คะแนน) ให้ทำในข้อสอบ
 - ตอนที่ 2 มี 4 ข้อ 60 คะแนน หน้า 7 - 14 ให้แสดงวิธีทำโดยละเอียดในข้อสอบ แต่ละข้อคะแนนไม่เท่ากัน
- ห้ามนำเครื่องคิดเลข, เอกสารใดๆ เข้าห้องสอบ
- คำตอบทุกข้อเขียนให้ชัดเจนถ้าอ่านไม่ออกถือว่าตอบผิด

รหัสนักศึกษา : _____ ชื่อ : _____ ตอน : _____

	ตอนที่ 1	ตอนที่ 2				รวม
คำถาม	1-10	1	2	3	4	
คะแนน						

ตอนที่ 1

1. จากวงจรที่กำหนดให้ เอาต์พุต X มีค่าเป็น 1 ที่คาบใดของสัญญาณนาฬิกา เมื่อกำหนดสัญญาณนาฬิกาดังรูป และให้สถานะเริ่มต้นของฟลิปฟล็อปเป็น RESET



- (a) คาบที่ 3 (b) คาบที่ 7
 (c) คาบที่ 2 (d) คาบที่ 5 (e) คาบที่ 4



คำตอบที่ถูกต้องคือ _____

2. วงจรนับอะซิงโครนัสที่นับขึ้น(Up counter) ซึ่งสร้างจากกลุ่มของฟลิปฟล็อปที่มีการทริกที่ขอบขาขึ้น อยากรทราบว่าการนับลง(down counter) สามารถทำได้อย่างไร

- (a) เปลี่ยนฟลิปฟล็อปเป็นแบบทริกที่ขอบขาลง
 (b) เปลี่ยนตำแหน่งเอาต์พุตจากขา Q เป็น \bar{Q}
 (c) นำเอาต์พุต Q ของฟลิปฟล็อปตัวก่อนหน้าป้อนเป็นสัญญาณนาฬิกาให้กับฟลิปฟล็อปตัวต่อไป
 (d) ถูกทุกข้อ
 (e) ไม่มีข้อใดถูก

คำตอบที่ถูกต้องคือ _____


3. ข้อมูลอินพุต ($D_0 - D_3$) และข้อมูลตัวเลือก ($S_1 - S_2$) ถูกป้อนให้กับตัวมัลติเพล็กซ์ รูปคลื่นเอาต์พุตในข้อใด ถูกต้อง



(e) ไม่มีข้อใดถูก

คำตอบที่ถูกต้องคือ _____

4. รูปคลื่นเอาต์พุต Q ของ Gated S-R latch ในข้อใดถูกต้อง



คำตอบที่ถูกต้องคือ _____

5. สัญญาณนาฬิกาความถี่ 12 MHz ถูกป้อนให้กับวงจรนับแบบคาสเคด (cascaded) ของ วงจรนับ modulus-5, modulus-8 และ modulus-10 จงหาความถี่ของเอาต์พุต

- (a) 10 kHz
- (b) 20 kHz
- (c) 30 kHz
- (d) 60 kHz
- (e) ไม่มีข้อใดถูก



คำตอบที่ถูกต้องคือ _____

6. ข้อใดทำให้ D flip-flop ทำงานอยู่ในรูปแบบของ toggle

- (a) ต่อ Q กับ D
- (b) ต่อ \bar{Q} กับ D
- (c) ต่อ D ให้เป็น high
- (d) ต่อ D ให้เป็น low
- (e) ไม่มีข้อใดถูก

คำตอบที่ถูกต้องคือ _____


7. จงบอกชนิดของวงจรที่กำหนดให้



- (a) รีจิสเตอร์อนุกรมเข้าขนานออก
- (b) มัลติเพล็กซ์เซอร์
- (c) ดีมัลติเพล็กซ์เซอร์
- (d) รีจิสเตอร์ขนานเข้าอนุกรมออก
- (e) ไม่มีข้อใดถูก

คำตอบที่ถูกต้องคือ _____

8. จากรูป จงบอกว่า Output สุดท้ายที่ได้เป็นวงจร MOD อะไร



DIV - วงจรหาร

- (a) MOD 12
- (b) MOD 8
- (c) MOD 10
- (d) MOD 960
- (e) ไม่มีข้อใดถูก

คำตอบที่ถูกต้องคือ _____

9. จากบล็อกไดอะแกรมข้อ 8 ถ้าต้องการให้ Duty Cycle ของวงจรเป็น 50 % ต้องเปลี่ยนแปลงอย่างไร

- (a) ไม่ต้องทำอะไร
- (b) สลับตำแหน่งของ DIV 8 และ DIV 12
- (c) สลับตำแหน่งของ DIV 10 และ DIV 12
- (d) สลับตำแหน่งของ DIV 8 และ DIV 10
- (e) ไม่มีข้อใดถูก

คำตอบที่ถูกต้องคือ _____

10. จากบล็อกไดอะแกรมข้อ 8 ถ้ากำหนดให้วงจรส่วน DIV 8 และ DIV 12 ถูกสร้างโดยใช้หลักการสร้างวงจร ในขณะที่ DIV 10 สร้างโดยใช้หลักการสร้างวงจรนับอะซิงโครนัส จงหาค่า Propagation delay ของวงจรรวมที่เอาต์พุตสุดท้าย เมื่อกำหนดให้ฟลิปฟล็อปแต่ละตัวมีค่า Propagation delay เท่ากับ 1 ns


- (a) 1 ns
- (b) 5 ns
- (c) 6 ns
- (d) 11 ns
- (e) ไม่มีข้อใดถูก

คำตอบที่ถูกต้องคือ _____


ตอนที่ 2

1. จงเขียนวงจรหารความถี่ด้วย 6 เมื่อกำหนดไอซี 74LS293 โดยให้เอาต์พุตของวงจรมี duty cycle เท่ากับ 50 % (ระบุตำแหน่งของสัญญาณนาฬิกา อินพุตและเอาต์พุตให้ชัดเจน) (5 คะแนน)


Answer



3. จงเขียน Timing Diagram ของเอาต์พุต Q ของวงจรต่อไปนี้ เมื่อกำหนดฟลิปฟลอปทุกตัวมีค่า initial เป็น RESET และกำหนดสัญญาณนาฬิกาตั้งรูป (8 คะแนน)




Answer



4. (a) จาก logic symbol ของ 74LS138 Decoder จงบอกขาใดเป็นอินพุต แอต์พุต และ Data Selector เมื่อถูกนำมาใช้งานเป็น Demultiplexer (3 คะแนน)

Answer



Logic Symbol


- (b) จาก logic symbol ของ 74LS138 ในข้อ 4. (a) ให้ออกแบบวงจร 1-line-to-16-line demultiplexer โดยใช้ไอซี 74LS138 Decoder (6 คะแนน)

Answer

(b) Answer


Function Diagram 74HC/HCT175

(5 คะแนน)




Appendix

74LS293




RESET INPUTS		OUTPUT			
R0(1)	R0(2)	Q _D	Q _C	Q _B	Q _A
H	H	L	L	L	L
L	X	L	L	L	H
X	L	L	L	H	L

Count	OUTPUT			
	Q _D	Q _C	Q _B	Q _A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H
10	H	L	H	L
11	H	L	H	H
12	H	H	L	L
13	H	H	L	H
14	H	H	H	L
15	H	H	H	H




Appendix

74LS293



RESET INPUTS		OUTPUT			
R0(1)	R0(2)	Q _D	Q _C	Q _B	Q _A
H	H	L	L	L	L
L	X	L	L	L	H
X	L	L	L	H	L



Count	OUTPUT			
	Q _D	Q _C	Q _B	Q _A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H
10	H	L	H	L
11	H	L	H	H
12	H	H	L	L
13	H	H	L	H
14	H	H	H	L
15	H	H	H	H

3-to-8 line decoder/demultiplexer; inverting

74AHC138;
74AHCT138




Fig.1 Pin configuration.




Fig.2 Logic symbol.




Fig.3 IEC logic symbol.




Fig.4 Functional diagram.

3-to-8 line decoder/demultiplexer; inverting

74AHC138;
74AHCT138

FUNCTION TABLE

See note 1.

INPUT						OUTPUT							
\bar{E}_1	\bar{E}_2	E_3	A_0	A_1	A_2	\bar{Y}_0	\bar{Y}_1	\bar{Y}_2	\bar{Y}_3	\bar{Y}_4	\bar{Y}_5	\bar{Y}_6	\bar{Y}_7
H	X	X	X	X	X	H	H	H	H	H	H	H	H
X	H	X	X	X	X	H	H	H	H	H	H	H	H
X	X	L	X	X	X	H	H	H	H	H	H	H	H
L	L	H	L	L	L	L	H	H	H	H	H	H	H
L	L	H	H	L	L	H	L	H	H	H	H	H	H
L	L	H	L	H	L	H	H	L	H	H	H	H	H
L	L	H	H	H	L	H	H	H	L	H	H	H	H
L	L	H	L	L	H	H	H	H	H	L	H	H	H
L	L	H	H	L	H	H	H	H	H	H	L	H	H
L	L	H	L	H	H	H	H	H	H	H	H	L	H
L	L	H	H	H	H	H	H	H	H	H	H	H	L

Note

- H = HIGH voltage level;
L = LOW voltage level;
X = don't care.

ORDERING INFORMATION

OUTSIDE NORTH AMERICA	NORTH AMERICA	PACKAGES			
		PINS	PACKAGE	MATERIAL	CODE
74AHC138D	74AHC138D	16	SO	plastic	SOT109-1
74AHC138PW	74AHC138PW DH	16	TSSOP	plastic	SOT403-1
74AHCT138D	74AHCT138D	16	SO	plastic	SOT109-1
74AHCT138PW	74AHCT138PW DH	16	TSSOP	plastic	SOT403-1

PINNING

PIN	SYMBOL	DESCRIPTION
1, 2 and 3	A_0, A_1 and A_2	address inputs
4 and 5	\bar{E}_1 and \bar{E}_2	enable inputs (active LOW)
6	E_3	enable input (active HIGH)
7, 9, 10 11, 12, 13, 14 and 15	\bar{Y}_7 to \bar{Y}_0	outputs (active LOW)
8	GND	ground (0 V)
16	V_{CC}	DC supply voltage

Quad D-type flip-flop with reset; positive-edge trigger

74HC/HCT175




Fig.4 Functional diagram.

FUNCTION TABLE

OPERATING MODES	INPUTS			OUTPUTS	
	\overline{MR}	CP	D_n	Q_n	\overline{Q}_n
reset (clear)	L	X	X	L	H
load "1"	H	\uparrow	h	H	L
load "0"	H	\uparrow	l	L	H

Note

- H = HIGH voltage level
 h = HIGH voltage level one set-up time prior to the LOW-to-HIGH CP transition
 L = LOW voltage level
 l = LOW voltage level one set-up time prior to the LOW-to-HIGH CP transition
 \uparrow = LOW-to-HIGH CP transition
 X = don't care




Fig.5 Logic diagram.

Quad D-type flip-flop with reset; positive-edge trigger




74HC/HCT175

ORDERING INFORMATION

TYPE NUMBER	PACKAGE		
	NAME	DESCRIPTION	VERSION
74HC175N; 74HCT175N	DIP16	plastic dual in-line package; 16 leads (300 mil); long body	SOT38-1
74HC175D; 74HCT175D	SO16	plastic small outline package; 16 leads; body width 3.9 mm	SOT109-1
74HC175DB; 74HCT175DB	SSOP16	plastic shrink small outline package; 16 leads; body width 5.3 mm	SOT338-1
74HC175PW; 74HCT175PW	TSSOP16	plastic thin shrink small outline package; 16 leads; body width 4.4 mm	SOT403-1

PIN DESCRIPTION

PIN NO.	SYMBOL	NAME AND FUNCTION
1	\overline{MR}	master reset input (active LOW)
2, 7, 10, 15	Q_0 to Q_3	flip-flop outputs
3, 6, 11, 14	\overline{Q}_0 to \overline{Q}_3	complementary flip-flop outputs
4, 5, 12, 13	D_0 to D_3	data inputs
8	GND	ground (0 V)
9	CP	clock input (LOW-to-HIGH, edge-triggered)
16	V_{CC}	positive supply voltage



กระดาษทด