

มหาวิทยาลัยสงขลานครินทร์

คณะวิศวกรรมศาสตร์

สอบกลางภาค : ภาคการศึกษาที่ 1

ปีการศึกษา : 2549

วันที่สอบ : 5 สิงหาคม 2549

เวลาสอบ : 09.00 – 12.00 น.

รหัสวิชา : 240-305

ห้องสอบ : A301,A303,A305

ชื่อวิชา : Microprocessor Architecture and the Assembly Language

คำสั่ง : อ่านรายละเอียดของข้อสอบ และคำแนะนำให้เข้าใจก่อนเริ่มทำข้อสอบ

อนุญาต : เครื่องเขียนต่าง ๆ เช่น ปากกา หรือ ดินสอ

ไม่อนุญาต : เครื่องคิดเลข, หนังสือ หรือ เอกสารใด ๆ เข้าห้องสอบ

เวลา : 3 ชั่วโมง (180 นาที)

คำแนะนำ

- ข้อสอบมี 2 ตอน แบ่งออกเป็น
 - ตอนที่ 1 เป็นรายละเอียดของข้อสอบ มีจำนวน 11 หน้า (รวมใบปะหน้า)
 - ตอนที่ 2 เป็นรายละเอียดของชุดคำสั่ง MCS-51 มีจำนวน 6 หน้า (รวมใบปะหน้า)
- ในส่วนของข้อสอบ แบ่งออกเป็น 2 Part ตามเนื้อหา คะแนนรวม 90 คะแนน
 - Part 1 มี 21 ข้อ 45 คะแนน
 - Part 2 มี 5 ข้อ 45 คะแนน
- เขียนคำตอบลงในข้อสอบเท่านั้น
- ใช้ดินสอทำข้อสอบได้ กรณีเขียนไม่ชัดหรืออ่านไม่ออก จะถือว่าคำตอบนั้นผิด
- อ่านคำสั่งในแต่ละข้อให้เข้าใจก่อนลงมือทำ
- อย่าลืม เขียน ชื่อ-นามสกุล และรหัสนักศึกษา ลงในข้อสอบทุกแผ่น

-- ทูจริตในการสอบมีโทษขั้นต่ำปรับตกในรายวิชานี้ และพักการเรียน 1 ภาคการศึกษา --

-- โทษสูงสุดคือ ไล่ออก --

ส่วนที่ 1 เนื้อหา บทที่ 1 และ 4 (45 คะแนน)

1. จงเติมคุณสมบัติของไมโครคอนโทรลเลอร์ตระกูล MCS-51 ต่อไปนี้ให้สมบูรณ์ (4 คะแนน)
- หน่วยประมวลผลกลางขนาด _____ บิต
 - ใช้สถาปัตยกรรมแบบ _____
 - หน่วยความจำข้อมูลภายในขนาด _____ ไบต์
 - ต่อหน่วยความจำข้อมูลภายนอกได้สูงสุด _____ ไบต์
 - ต่อหน่วยความจำโปรแกรมภายนอกได้สูงสุด _____ ไบต์
 - มีพอร์ตอนุกรมแบบ _____ จำนวน _____ พอร์ต
 - มีพอร์ตขนานจำนวน _____ พอร์ต
 - มีวงจรมีนาฬิกา/จับเวลาขนาด _____ บิต จำนวน _____ ชุด
 - มีวงจรรับอินเตอร์รัพท์ได้ _____ แหล่ง กำหนดความสำคัญได้ _____ ระดับ

2. จงอธิบายความแตกต่างระหว่างไมโครคอนโทรลเลอร์กับไมโครโปรเซสเซอร์ (2 คะแนน)
-
-
-
-
-

3. จงอธิบายความหมายของคำต่อไปนี้ (อย่างสั้นๆ) (3 คะแนน)
- Data memory _____
 - Program memory _____
 - Instruction Register _____
 - Instruction cycle _____
 - Machine cycle _____
 - Instruction Set _____

ส่วนที่ 2 เนื้อหา บทที่ 2 และ 3 (45 คะแนน)

1. จงบอกหน้าที่การทำงานของขาสัญญาณของ MCS-51 ต่อไปนี้ (5 คะแนน)

- /EA _____
- /RD, /WR _____
- /PSEN _____
- ALE _____
- RXD, TXD _____

2. จงตอบคำถามต่อไปนี้ (10 คะแนน)

2.1) ในการรีเซ็ตไมโครคอนโทรลเลอร์ MCS-51 จะต้องป้อนสัญญาณให้กับขาใด และใช้ลอจิกใด

2.2) วงจร 'Power-On-Reset' มีลักษณะการทำงานอย่างไร

2.3) ไมโครคอนโทรลเลอร์ MCS-51 สามารถต่อเพิ่มหน่วยความจำภายนอกได้เท่าไร

2.4) บิต RS0 และ RS1 ของรีจิสเตอร์ PSW มีความเกี่ยวข้องกับ รีจิสเตอร์แบงก์ R0-R7 อย่างไร

2.5) ส่วนของหน่วยความจำข้อมูลภายใน ส่วนที่เรียกว่า bit addressable memory แตกต่างจากส่วนอื่นๆ อย่างไร

2.6) การสื่อสารโดยใช้พอร์ตสื่อสารแบบอนุกรมระหว่าง MCS51 กับ PC ทำไมถึงไม่สามารถเชื่อมต่อกันได้โดยตรง

2.7) สำหรับ MCS-51 ซึ่งมีหน่วยความจำข้อมูลภายใน 256 ไบต์ (ไม่นับรวม SFR) วิธีการใช้งานหน่วยความจำในช่วงตำแหน่ง 0x00-0x7F จะแตกต่างจากการใช้ในช่วง 0x80-0xFF อย่างไร

2.8) SFR ตัวใดบ้างที่สามารถใช้งานในระดับบิตได้ บอกมา 4 ชื่อ

2.9) รีจิสเตอร์ DPTR ต่างจากรีจิสเตอร์อื่น ๆ อย่างไร

2.10) พอร์ต P0 และ P2 เกี่ยวข้องกับการใช้งานหน่วยความจำภายนอกอย่างไร

3. จงวาดรูปของวงจร MCS-51 ให้มีรายละเอียดของวงจรถึงระดับของการต่อตัวต้านทานและตัวเก็บประจุ (โดยไม่จำเป็นต้องระบุค่า R และ C) โดยมีส่วนของวงจรต่อไปนี้ (10 คะแนน)

3.1) บิต 0 ของพอร์ท P1 สำหรับการควบคุมการ ON/OFF ของ LED แบบ active LOW

3.2) Power-On-Reset

3.2) On-Chip Oscillator โดยใช้ Crystal ความถี่ 12 MHz

4. จงบอกข้อแตกต่างของหน่วยความจำชนิดต่าง ๆ ดังต่อไปนี้ (5 คะแนน)

1) ROM _____

2) PROM _____

3) EPROM _____

4) EEPROM _____

5) FLASH _____

5. ถ้าไมโครคอนโทรลเลอร์ MCS-51 ต้องการหน่วยความจำ โปรแกรม ภายนอก โดยมี memory map ดังต่อไปนี้
จงออกแบบวิธีการต่อระบบหน่วยความจำดังกล่าว ให้วาดรูปประกอบแสดง ไอซีและการเชื่อมต่อกับสัญญาณ
ต่างๆ ที่จำเป็น (15 คะแนน)

0x0000 – 0x1FFF	EPROM#1 (8K)
0x2000 – 0x3FFF	EPROM#2 (8K)
0x4000 – 0x7FFF	EPROM#1 (16K)

8051 Instruction Set
และข้อมูลในหน่วยความจำ
สำหรับใช้ตอบคำถามใน ส่วนที่ 1 ข้อที่ 6 – 21

80C51 FAMILY INSTRUCTION SET

Table 7. 80C51 Instruction Set Summary

Interrupt Response Time: Refer to Hardware Description Chapter.							
Instructions that Affect Flag Settings ⁽¹⁾							
Instruction	Flag			Instruction	Flag		
	C	OV	AC		C	OV	AC
ADD	X	X	X	CLR C	0		
ADDC	X	X	X	CPL C	X		
SUBB	X	X	X	ANL C,/bit	X		
MUL	0	X		ANL C,/bit	X		
DIV	0	X		ORL C,/bit	X		
DA	X			ORL C,/bit	X		
RRC	X			MOV C,/bit	X		
RLC	X			CJNE	X		
SETB C	1						

⁽¹⁾Note that operations on SFR byte address 208 or bit addresses 209-215 (i.e., the PSW or bits in the PSW) will also affect flag settings.

Notes on instruction set and addressing modes:

Rn Register R7-R0 of the currently selected Register Bank.

direct 8-bit internal data location's address. This could be an Internal Data RAM location (0-127) or a SFR [i.e., I/O port, control register, status register, etc. (128-255)].

@Ri 8-bit internal data RAM location (0-255) addressed indirectly through register R1 or R0.

#data 8-bit constant included in the instruction.

#data 16 16-bit constant included in the instruction

addr 16 16-bit destination address. Used by LCALL and LJMP. A branch can be anywhere within the 64k-byte Program Memory address space.

addr 11 11-bit destination address. Used by ACALL and AJMP. The branch will be within the same 2k-byte page of program memory as the first byte of the following instruction.

rel Signed (two's complement) 8-bit offset byte. Used by SJMP and all conditional jumps. Range is -128 to +127 bytes relative to first byte of the following instruction.

bit Direct Addressed bit in Internal Data RAM or Special Function Register.

MNEMONIC	DESCRIPTION	BYTE	OSCILLATOR PERIOD
ARITHMETIC OPERATIONS			
ADD A,Rn	Add register to Accumulator	1	12
ADD A,direct	Add direct byte to Accumulator	2	12
ADD A,@Ri	Add indirect RAM to Accumulator	1	12
ADD A,#data	Add immediate data to Accumulator	2	12
ADDC A,Rn	Add register to Accumulator with carry	1	12
ADDC A,direct	Add direct byte to Accumulator with carry	2	12
ADDC A,@Ri	Add indirect RAM to Accumulator with carry	1	12
ADDC A,#data	Add immediate data to ACC with carry	2	12
SUBB A,Rn	Subtract Register from ACC with borrow	1	12
SUBB A,direct	Subtract direct byte from ACC with borrow	2	12
SUBB A,@Ri	Subtract indirect RAM from ACC with borrow	1	12
SUBB A,#data	Subtract immediate data from ACC with borrow	2	12
INC A	Increment Accumulator	1	12
INC Rn	Increment register	1	12

All mnemonics copyrighted © Intel Corporation 1980

Table 7. 80C51 Instruction Set Summary (Continued)

MNEMONIC		DESCRIPTION	BYTE	OSCILLATOR PERIOD
ARITHMETIC OPERATIONS (Continued)				
INC	direct	Increment direct byte	2	12
INC	@Ri	Increment indirect RAM	1	12
DEC	A	Decrement Accumulator	1	12
DEC	Rn	Decrement Register	1	12
DEC	direct	Decrement direct byte	2	12
DEC	@Ri	Decrement indirect RAM	1	12
INC	DPTR	Increment Data Pointer	1	24
MUL	AB	Multiply A and B	1	48
DIV	AB	Divide A by B	1	48
DA	A	Decimal Adjust Accumulator	1	12
LOGICAL OPERATIONS				
ANL	A,Rn	AND Register to Accumulator	1	12
ANL	A,direct	AND direct byte to Accumulator	2	12
ANL	A,@Ri	AND indirect RAM to Accumulator	1	12
ANL	A,#data	AND immediate data to Accumulator	2	12
ANL	direct,A	AND Accumulator to direct byte	2	12
ANL	direct,#data	AND immediate data to direct byte	3	24
ORL	A,Rn	OR register to Accumulator	1	12
ORL	A,direct	OR direct byte to Accumulator	2	12
ORL	A,@Ri	OR indirect RAM to Accumulator	1	12
ORL	A,#data	OR immediate data to Accumulator	2	12
ORL	direct,A	OR Accumulator to direct byte	2	12
ORL	direct,#data	OR immediate data to direct byte	3	24
XRL	A,Rn	Exclusive-OR register to Accumulator	1	12
XRL	A,direct	Exclusive-OR direct byte to Accumulator	2	12
XRL	A,@Ri	Exclusive-OR indirect RAM to Accumulator	1	12
XRL	A,#data	Exclusive-OR immediate data to Accumulator	2	12
XRL	direct,A	Exclusive-OR Accumulator to direct byte	2	12
XRL	direct,#data	Exclusive-OR immediate data to direct byte	3	24
CLR	A	Clear Accumulator	1	12
CPL	A	Complement Accumulator	1	12
RL	A	Rotate Accumulator left	1	12
RLC	A	Rotate Accumulator left through the carry	1	12
RR	A	Rotate Accumulator right	1	12
RRC	A	Rotate Accumulator right through the carry	1	12
SWAP	A	Swap nibbles within the Accumulator	1	12
DATA TRANSFER				
MOV	A,Rn	Move register to Accumulator	1	12
MOV	A,direct	Move direct byte to Accumulator	2	12
MOV	A,@Ri	Move indirect RAM to Accumulator	1	12

All mnemonics copyrighted © Intel Corporation 1980

Table 7. 80C51 Instruction Set Summary (Continued)

MNEMONIC	DESCRIPTION	BYTE	OSCILLATOR PERIOD	
DATA TRANSFER (Continued)				
MOV	A,#data	Move immediate data to Accumulator	2	12
MOV	Rn,A	Move Accumulator to register	1	12
MOV	Rn,direct	Move direct byte to register	2	24
MOV	RN,#data	Move immediate data to register	2	12
MOV	direct,A	Move Accumulator to direct byte	2	12
MOV	direct,Rn	Move register to direct byte	2	24
MOV	direct,direct	Move direct byte to direct	3	24
MOV	direct,@Ri	Move indirect RAM to direct byte	2	24
MOV	direct,#data	Move immediate data to direct byte	3	24
MOV	@Ri,A	Move Accumulator to indirect RAM	1	12
MOV	@Ri,direct	Move direct byte to indirect RAM	2	24
MOV	@Ri,#data	Move immediate data to indirect RAM	2	12
MOV	DPTR,#data16	Load Data Pointer with a 16-bit constant	3	24
MOVC	A,@A+DPTR	Move Code byte relative to DPTR to ACC	1	24
MOVC	A,@A+PC	Move Code byte relative to PC to ACC	1	24
MOVX	A,@Ri	Move external RAM (8-bit addr) to ACC	1	24
MOVX	A,@DPTR	Move external RAM (16-bit addr) to ACC	1	24
MOVX	A,@Ri,A	Move ACC to external RAM (8-bit addr)	1	24
MOVX	@DPTR,A	Move ACC to external RAM (16-bit addr)	1	24
PUSH	direct	Push direct byte onto stack	2	24
POP	direct	Pop direct byte from stack	2	24
XCH	A,Rn	Exchange register with Accumulator	1	12
XCH	A,direct	Exchange direct byte with Accumulator	2	12
XCH	A,@Ri	Exchange indirect RAM with Accumulator	1	12
XCHD	A,@Ri	Exchange low-order digit indirect RAM with ACC	1	12
BOOLEAN VARIABLE MANIPULATION				
CLR	C	Clear carry	1	12
CLR	bit	Clear direct bit	2	12
SETB	C	Set carry	1	12
SETB	bit	Set direct bit	2	12
CPL	C	Complement carry	1	12
CPL	bit	Complement direct bit	2	12
ANL	C,bit	AND direct bit to carry	2	24
ANL	C,/bit	AND complement of direct bit to carry	2	24
ORL	C,bit	OR direct bit to carry	2	24
ORL	C,/bit	OR complement of direct bit to carry	2	24
MOV	C,bit	Move direct bit to carry	2	12
MOV	bit,C	Move carry to direct bit	2	24
JC	rel	Jump if carry is set	2	24
JNC	rel	Jump if carry not set	2	24

All mnemonics copyrighted © Intel Corporation 1980

Table 7. 80C51 Instruction Set Summary (Continued)

MNEMONIC		DESCRIPTION	BYTE	OSCILLATOR PERIOD
BOOLEAN VARIABLE MANIPULATION (Continued)				
JB	rel	Jump if direct bit is set	3	24
JNB	rel	Jump if direct bit is not set	3	24
JBC	bit,rel	Jump if direct bit is set and clear bit	3	24
PROGRAM BRANCHING				
ACALL	addr11	Absolute subroutine call	2	24
LCALL	addr16	Long subroutine call	3	24
RET		Return from subroutine	1	24
RETI		Return from interrupt	1	24
AJMP	addr11	Absolute jump	2	24
LJMP	addr16	Long jump	3	24
SJMP	rel	Short jump (relative addr)	2	24
JMP	@A+DPTR	Jump indirect relative to the DPTR	1	24
JZ	rel	Jump if Accumulator is zero	2	24
JNZ	rel	Jump if Accumulator is not zero	2	24
CJNE	A,direct,rel	Compare direct byte to A _{CC} and jump if not equal	3	24
CJNE	A,#data,rel	Compare immediate to A _{CC} and jump if not equal	3	24
CJNE	Rn,#data,rel	Compare immediate to register and jump if not equal	3	24
CJNE	@Ri,#data,rel	Compare immediate to indirect and jump if not equal	3	24
DJNZ	Rn,rel	Decrement register and jump if not zero	2	24
DJNZ	direct,rel	Decrement direct byte and jump if not zero	3	24
NOP		No operation	1	12

All mnemonics copyrighted © Intel Corporation 1980