

รหัส นศ : ชื่อ-สกุล :

มหาวิทยาลัยสงขลานครินทร์ คณะวิศวกรรมศาสตร์

สอบกลางภาค ภาคการศึกษาที่ ๒
วันที่: ๑๙ ธันวาคม ๒๕๕๙
240-341 Computer System Design

ปีการศึกษา: ๒๕๕๙
เวลา: ๑๓๓๐-๑๖๓๐
ห้อง: A 4๐1

-
- ข้อสอบมีทั้งหมด 6 แผ่นรวมปก มี 10 ข้อ ข้อละ 10 คะแนน ให้ทำทุกข้อ
 - ห้ามนำหนังสือหรือเอกสารเข้าห้องสอบ
 - ไม่อนุญาตให้ใช้เครื่องคิดเลข

ทุจริตในการสอบ โทษขั้นต่ำ ปรับตกในรายวิชาที่ทุจริต และพักการเรียน 1 ภาคการศึกษา

รหัส นศ : ชื่อ-สกุล :

Computer Arithmetic and The the Arithmetic Unit

1. จากข้อมูลในรูปแบบเลขฐานสองต่อไปนี้ จงหาค่าข้อมูลและแสดงเป็นตัวเลขฐานสิบ ถ้าข้อมูลในรูปฐานสองดังกล่าวเป็นตัวเลขแบบ

- unsigned integer
- 1's complement integer
- 2's complement integer
- sign-magnitude integer

A) 10110011

B) 1011.0011

2. จากข้อมูลของตัวเลขฐานสิบต่อไปนี้ จงแสดงขั้นตอนของการคูณแต่ละขั้นแบบ binary เมื่อใช้วงจรคูณแบบ series parallel multiplier hardware กำหนดให้ตัวตั้งและตัวคูณมีขนาด 8 bit ผลลัพธ์มีขนาด 16 bit ตัวเลขที่ใช้เป็นแบบ 2's complement

1. 37×51

2. -19×19

3. จงอธิบายการเพิ่มความเร็วยังวงจรบวกโดยใช้วิธี Carry Look-Ahead

4. จงวาดรูปวงจร ALU ขนาด 4 bit ซึ่งสามารถทำฟังก์ชัน Add, Sub สำหรับตัวเลขแบบ 2's complement พร้อมวงจร Carry Look-Ahead โดยแสดงถึงระดับเกทพื้นฐาน (and, or, xor) ให้วาดในแบบ hierarchy

5. จงออกแบบวงจรชาร์ตแวร์ของ barrel shifter ขนาด 4 bit แบบ left shift โดยใช้วงจร multiplex 2:1

6. จงแสดงขั้นตอนการคูณแต่ละขั้นเมื่อใช้ booth's algorithm สำหรับตัวตั้งและตัวคูณต่อไปนี้ต่อไปนี้

1. 74×31

2. 108×-20

รหัส นศ : ชื่อ-สกุล :

Machines, Machines Languages, and Digital Logic

7. จาก instruction format ของ SRC ในรูปที่ 1 และค่าของ opcode ในตารางที่ 1 ให้เข้ารหัสคำสั่งภาษา assembly ของ SRC ต่อไปนี้เป็น machine code พร้อมคำนวณตำแหน่งของแต่ละคำสั่ง

```
.org 0x1000
la  r0, 100
lar r1, delay
brl r29, r1
nop
stop
```

delay:

```
la  r31, 3
lar r30, delay1
```

delay1:

```
addi r31, r31, -1
brnz r30, r31
br  r29
```

8. จาก machine code ของ SRC ต่อไปนี้ให้แปลงเป็นภาษา assembly (ตัวเลขทั้งหมดเป็น ฐาน 16)

Address	Machine Code
00001000	28000001
00001004	28400002
00001008	60820000
0000100c	68c40000
00001010	18802000
00001014	2900000e
00001018	29400012
0000101c	618a4000
00001020	19802004
00001024	f8000000

9. กำหนดให้ค่าของ register และ memory ตำแหน่งต่างๆของ โปรเซสเซอร์ SRC มีค่าดังต่อไปนี้

Address	Value
PC	100
r0	200
r1	300

Memory Address	Value
100	200
104	300
108	400
200	500
300	600
500	700

จงหาค่าของ r0 เมื่อ SRC execute คำสั่งต่อไปนี้

```
ld r0, 200
ld r0, (200)
ld r0, r1
ld r0, (r1)
ld r0, -100(r1)
```


10. จงแสดงการเขียน Register Transfer Notation (RTN) ของชุดคำสั่ง ALU Instruction ต่อไปนี้ให้ถูกต้อง กำหนดให้คำสั่งมีขนาด 16 bit มี General Purpose Register (GPR) จำนวน 8 รีจิสเตอร์ โดยรูปแบบของคำสั่ง สำหรับ IR (Instruction Register) และฟังก์ชันของแต่ละคำสั่ง มีดังตารางต่อไปนี้ ให้เขียนเฉพาะ instruction format และ instruction execution

Op-code	Ra	Rb	Rc	Un-used
XXX	XXX	XXX	XXX	XXXX

Op-code	Ra	Rb	Immediate or Count
XXX	XXX	XXX	XXXXXXXX

ALU op-code	Function	Describe
000	add	add for reg. to reg.
001	sub	sub for reg. to reg.
010	addi	add for reg. with immediate
011	subi	sub for reg. with immediate
100	and	and for reg. to reg.
101	or	or for reg. to reg.
110	xor	xor for reg. to reg.
111	not	not for reg.






R[7] means contents of register 7


M[32] means contents of memory location 32

Instruction formats


Example




ld r3, A (R[3] = M[A])
 ld r3, 4(r5) (R[3] = M[R[5] + 4])
 addi r2, r4, 1 (R[2] = R[4] + 1)




ldr r5, 8 (R[5] = M[PC + 8])
 lsr r6, 45 (R[6] = PC + 45)




neg r7, r9 (R[7] = -R[9])




bzr r4, r0 (branch to R[4] if R[0] == 0)




brlnz r5, r4, r0 (R[6] = PC branch to R[4] if R[0] ≠ 0)



add r0, r2, r4 (R[0] = R[2] + R[4])



shr r0, r1, 4 (R[0] = R[1] shifted right by 4 bits)



shl r2, r4, r6 (R[2] = R[4] shifted left by count in R[6])



stop

รหัส เลข : ชื่อ-สกุล :

opcode	value(decimal)	value	Condition	Code
nop	0	0	Never	(nv)
ld	1	1	Always	()
ldr	2	2	Zero	(zr)
st	3	3	Not Zero	(nz)
str	4	4	Zero+Positive	(pl)
la	5	5	Negative	(mi)
lar	6			
br	8			
brl	9			
add	12			
addi	13			
sub	14			
neg	15			
and	20			
andi	21			
or	22			
ori	23			
not	24			
shr	26			
shra	27			
shl	28			
shc	29			
stop	31			

ตารางที่ 2. Branch Condition Value

ตารางที่ 1. Opcode Value