


มหาวิทยาลัยสงขลานครินทร์

คณะวิศวกรรมศาสตร์

สอบปลายภาค ภาคการศึกษาที่ ๒
วันที่: ๒๗ กุมภาพันธ์ ๒๕๖๒
๒๕๐-๓๔๑ Computer System Design

ปีการศึกษา: ๒๕๖๒
เวลา: ๐๙:๐๐-๑๖:๐๐
ห้อง: ๘๖๐๙

- ข้อสอบมีทั้งหมด ๓ แผ่นรวมปก มี ๓ ข้อ คะแนนรวม ๖๐ คะแนน
- ไม่อนุญาตให้นำหนังสือ เอกสาร เครื่องคำนวณ เข้าห้องสอบ



รูปที่ 1 Block Diagram of Simple CPU

จากรูปที่ 1 ซึ่งเป็นรูปของ Processor อาย่างง่ายซึ่งประกอบไปด้วย

1. ALU ขนาด 32 bit ซึ่งรองรับฟังก์ชันต่อไปนี้

1. ADD $C = A + B$
2. SUB $C = A - B$ Note: 2's complement
3. AND $C = A \& B$
4. OR $C = A | B$
5. XOR $C = A ^ B$
6. NOT $C = ! A$ Note: $C = 0$ if ($A \neq 0$), $C = 1$ if ($A == 0$)
7. INV $C = \sim A$ Note: Bit inversion
8. SHL $C = A \ll 1$ Note: Logical shift left 1 bit

ALU มี 2 input คือ input A กับ input B และมี 1 output คือ output C ฟังก์ชันการทำงานของ ALU จะถูกควบคุมโดยสัญญาณ Func

2. Register ขนาด 32 Bit อายุ 4 ตัวคือ A, B, C และ IR

Register มี 1 input และ 1 output สัญญาณซึ่งใช้ในการควบคุมการเก็บค่าลงใน register คือสัญญาณ positive edge ของ en โดย register จะทำงานเข้าจังหวะกับสัญญาณ CLK

3. Memory ขนาด 4 word โดยขนาดของ word เท่ากับ 32 bit
memory มี 2 input และ 1 output โดยทั้ง input และ output มีขนาด 32 bit
input ตัวแรกคือ ADDR ใช้สำหรับกำหนดตำแหน่งของ word (ซึ่งในที่นี้มีเพียง 4 word
ขนาดของ ADDR ที่จำเป็นต้องใช้จริงคือ 2 bit) และ DATA ซึ่งข้อมูลที่รับเข้ามา เพื่อที่
จะเก็บลงในหน่วยความจำในตำแหน่งที่ระบุโดย ADDR ส่วน output คือ Q เป็นข้อมูลที่
อยู่ในตำแหน่ง ADDR ที่จะส่งออกสู่บัส
สัญญาณที่ใช้สำหรับควบคุม การรับข้อมูลจาก input DATA และเก็บข้อมูลลงใน
memory คือ positive edge ของสัญญาณ we
สัญญาณที่ใช้สำหรับการส่งค่าจาก memory ลงสู่บัสคือ positive edge ของสัญญาณ oe
ในสภาวะปกติให้บัสสำหรับส่งข้อมูลออกจาก memory อยู่ในสภาวะ high impedance
memory ทำงานเข้าจังหวะกับสัญญาณ CLK เช่นเดียวกันกับ register

4. Controller ใช้สำหรับควบคุมการทำงานของ ALU, Memory และ Register ทั้งหมด
โดยจะรับสัญญาณ CLK และข้อมูล instruction จาก Register IR และใช้คำสั่งนั้น
ในการควบคุมการทำงานของ ALU โดยการสร้างสัญญาณ Aen, Ben, Cen, IRen
สำหรับควบคุม register ทั้ง 4 ตัว สัญญาณ Func สำหรับควบคุมการทำงานของ ALU
และ สัญญาณ we, oe รวมทั้งข้อมูล ADDR สำหรับควบคุมการทำงานของ Memory
โดยกระบวนการทำงานทั้งหมดของ Controller จะเป็นดังนี้
1. อ่านคำสั่งมาจาก memory ตำแหน่งที่ 0
 2. อ่านค่าข้อมูล A จาก memory ตำแหน่งที่ 1
 3. อ่านค่าข้อมูล B จาก memory ตำแหน่งที่ 2
 4. ใช้ ALU คำนวณค่าของ C จาก A กับ โดยพึงกշัณของการคำนวณ คือคำสั่งที่อ่าน
มาจากขั้นตอนที่ 1
 5. เสียนค่าข้อมูล C ลงใน memory ตำแหน่งที่ 3

ให้ใช้ข้อมูลที่ได้ข้างต้นสำหรับทำงานโจทย์ต่อไปนี้

1. จงใช้ภาษา Verilog สำหรับการออกแบบ module ของ ALU โดยใช้ลักษณะของ
Behavioural Model เพื่อให้ทำงานได้ตามข้อกำหนดข้างต้น (20 คะแนน)
2. จงใช้ภาษา Verilog สำหรับการออกแบบ module ของ Memory และ Register เพื่อให้
สามารถใช้ใน model ของ Simple CPU ได้ (20 คะแนน)
3. จงใช้ภาษา Verilog สำหรับการออกแบบ module ของ Controller เพื่อให้สามารถ
ทำงานกระบวนการที่อธิบายในข้อที่ 4 ได้ (20 คะแนน)

ข้อมูลใดที่ไม่ได้กำหนดไว้ในโจทย์แต่จำเป็นต้องใช้ ให้กำหนดขึ้นมาตามความเหมาะสม โดยให้
ระบุให้ชัดเจนว่าเป็นข้อมูลที่กำหนดขึ้นมาเอง