

มหาวิทยาลัยสงขลานครินทร์
คณะวิศวกรรมศาสตร์



สอบกลางภาค: ภาคการศึกษาที่ 1

ปีการศึกษา: 2552

วันที่สอบ: 27 กรกฎาคม 2552

เวลาสอบ: 9.00-12.00

รหัสวิชา: 241-441

ห้องสอบ: R 200

ชื่อวิชา: LOGIC CIRCUITS DESIGN

อนุญาต : เครื่องเขียนต่างๆ ปากกา หรือดินสอ

: หนังสือเรียน Advanced Digital Design with the Verilog HDL กระดาษโน้ต

: สมุดบันทึก

ไม่อนุญาต : เครื่องคิดเลข, Computer Notebook


เวลา: 3 ชั่วโมง (180 นาที)

คำสั่ง

- ข้อสอบมีจำนวน 13 หน้า(รวมทั้งใบปะหน้า) รวม 8 ข้อ แบ่งเป็น 2 ส่วน
- ส่วนที่ 1 เริ่มตั้งแต่ข้อ 1-6 ให้ทำทุกข้อ
- ส่วนที่ 2 เริ่มตั้งแต่ข้อ 7-8 ให้เลือกทำข้อใดข้อหนึ่งเพียงข้อเดียวเท่านั้น
- เขียนคำตอบลงในข้อสอบเท่านั้น
- อนุญาตให้ใช้ดินสอในการทำข้อสอบได้ กรณีเขียนไม่ชัดหรืออ่านไม่ออก จะถือว่าคำตอบนั้นผิด
- อ่านคำสั่งในแต่ละข้อให้เข้าใจก่อนลงมือทำ
- ให้เขียนชื่อ-นามสกุลและรหัสนักศึกษาในข้อสอบทุกแผ่น แผ่นใดไม่เขียนหรือเขียนไม่ครบจะถูกตัดคะแนนแผ่นละ 1 คะแนน
- อนุญาตให้ทดเลขลงด้านหลังของข้อสอบได้

-ทุจริตในการสอบมีโทษขั้นต่ำปรับตกในรายวิชานี้และพักการเรียน 1 ภาคการศึกษา-

2. จงสร้างวงจร ALU ขนาด 8 บิต ซึ่งมีขาอินพุต MODE เป็นตัวเลือกคำสั่งการทำงาน โดย ALU สนับสนุนคำสั่งจำนวน 8 คำสั่ง และมีขาอินพุตเอาต์พุตดังรูป



วงจรมีฟังก์ชันการทำงานดังตาราง

MODE[2]	MODE[1]	MODE[0]	หน้าที่ของ ALU	คำอธิบาย	หน้าที่ของขา Status_out
0	0	0	Adder	$Y \leftarrow A + B + Cin$	Carry out
0	0	1	Subtractor	$Y \leftarrow A - B - Cin$	Borrow out
0	1	0	AND	$Y \leftarrow A \text{ and } B$	Even Parity
0	1	1	OR	$Y \leftarrow A \text{ or } B$	Even Parity
1	0	0	XOR	$Y \leftarrow A \text{ xor } B$	Even Parity
1	0	1	Shift left	$Y[31..1] \leftarrow A[30..0]$ $Y[0] \leftarrow '0'$	Odd Parity
1	1	0	Shift right	$Y[30..0] \leftarrow A[31..1]$ $Y[31] \leftarrow '0'$	Odd Parity
1	1	1	Rotate Left	$Y[31..1] \leftarrow A[30..0]$ $Y[0] \leftarrow A[31]$	Odd Parity

จงเขียนวงจร ALU ดังกล่าวด้วยภาษา Verilog โดยใช้ module ซึ่งมีอยู่แล้วดังต่อไปนี้ (15 คะแนน)

<pre> module full_adder(a,b,c_in,sum,c_out); input a,b,c_in; output sum,c_out; assign sum = a ^ b ^ c_in; assign c_out = (a & b) (c_in & (a^b)); </pre>	<pre> module full_subtractor(a,b,b_in,diff,b_out); input a,b,b_in; output diff,b_out; assign diff = a ^ b ^ b_in; assign b_out = (~a & b) (b_in & (a ^ b)); </pre>
---	--

คำแนะนำ module หน้าที่การทำงานใดที่ยังไม่มีให้ใช้ให้นักศึกษาเขียนเพิ่มเติมขึ้นมาเอง

.....


.....

.....


8. กำหนดให้ซีพียู A มีขนาด 32 บิตสามารถอ้างหน่วยความจำได้สูงสุด 4Gbytes มีแคชแบบ 4-way set associative ขนาด 8 กิโลไบต์ แบ่ง memory address ออกได้เป็น 3 field ดังรูป

tag	Set	word
21	9	2

ในการหาข้อมูลในแคชแบบ 4-way set associative จะต้องมีวงจร comparator เพื่อที่จะตรวจสอบว่าข้อมูลใน tag ของ memory address ที่ซีพียูอ้างถึงนั้น match กับ tag ของแคชใน way ใดดังรูป



จงออกแบบวงจร cache_comparator แบบ 4-way set associative โดยใช้ภาษา Verilog กำหนดให้วงจรมีอินพุตเอาต์พุตดังรูป (6 คะแนน)



- คำแนะนำ
- ขา hit_way ใช้เป็นตัวบอกว่า ข้อมูลที่ต้องการอยู่ใน way ใด (กรณีพบข้อมูลในแคช)
 - หากพบข้อมูลในแคช ให้ขา cache_hit =1 แต่ถ้าไม่พบให้ขา cache_hit =0

.....

.....

.....