

มหาวิทยาลัยสงขลานครินทร์

คณะวิศวกรรมศาสตร์



สอบกลางภาค: ภาคการศึกษาที่ 2

ปีการศึกษา: 2552

วันที่สอบ: 19 ธันวาคม 2552

เวลาสอบ: 13.30-16.30

รหัสวิชา: 240-208

ห้องสอบ: A 400

ชื่อวิชา: FUNDAMENTALS OF COMPUTER ARCHITECTURE

คำสั่ง

อ่านรายละเอียดของข้อสอบและคำแนะนำให้เข้าใจก่อนเริ่มทำข้อสอบ

- อนุญาต** : เครื่องเขียนต่างๆ ปากกา หรือดินสอ
: กระดาษ โน้ตซึ่งเขียนด้วยลายมือขนาด A4 จำนวน 1 แผ่น (ให้เขียนด้วยลายมือเท่านั้น ห้ามพิมพ์ ห้ามมีแผ่นปะติด ห้ามถ่ายเอกสาร)
: เครื่องคิดเลข
- ไม่อนุญาต** : Computer Notebook, Pocket PC, หนังสือ และสมุดต่างๆ
- เวลา** : 3 ชั่วโมง (180 นาที)

คำแนะนำ

- ข้อสอบมีจำนวน 11 หน้า(รวมทั้งใบปะหน้า) ให้ทำทุกข้อ
- เขียนคำตอบลงในข้อสอบเท่านั้น
- อนุญาตให้ใช้ดินสอในการทำข้อสอบได้ กรณีเขียนไม่ชัดหรืออ่านไม่ออก จะถือว่าคำตอบนั้นผิด
- อ่านคำสั่งในแต่ละข้อให้เข้าใจก่อนลงมือทำ
- ให้เขียนชื่อ-นามสกุลและรหัสนักศึกษาในข้อสอบทุกแผ่น แผ่นใดไม่เขียนหรือเขียนไม่ครบจะถูกตัดคะแนนแผ่นละ 1 คะแนน
- อนุญาตให้ทศเลขลงด้านหลังของข้อสอบได้

-ทจจริตในการสอบมีโทษขั้นต่ำปรับตกในรายวิชานี้และพักการเรียน 1 ภาคการศึกษา-

1. จงอธิบายความหมายหรือหน้าที่ขององค์ประกอบต่างๆ ภายในระบบคอมพิวเตอร์ต่อไปนี้ (10 คะแนน)

- Register.....
- EEPROM.....
- PROM.....
- TLB.....
- DMA.....
- Interrupt.....
- BUS.....
- I/O Channel.....
- ECC Memory.....
- Virtual Memory.....
- Chip.....
- CPU.....
- North Bridge.....
- South Bridge.....
- Cache miss.....
- Memory controller.....
- Fixed Disk.....
- RAID.....
- Control Unit.....
- MMU.....
- Memory refreshing.....
- Dynamic RAM.....
- Volatile memory.....
- Programmed I/O.....
- Interrupt Service Routine.....
- Synchronous DRAM.....
- Peripherals.....
- Port.....

6. จงอธิบายความแตกต่างของ DRAM แบบ Synchronous และแบบ Asynchronous มาอย่างละเอียด (4 คะแนน)

.....
.....
.....
.....
.....
.....
.....
.....
.....

7. กำหนดให้โปรเซสเซอร์สามารถอ้างหน่วยความจำได้สูงสุด 512 Mbytes และมีหน่วยความจำแคช 3 ระดับ ภายในซีพียู คือ

- แคชระดับที่ 1 มีขนาด 16 KB เป็นชนิด Unified cache แบบ Fully Associative
- แคชระดับที่ 2 มีขนาด 32 KB เป็นชนิด Unified cache แบบ Direct Mapped
- แคชระดับที่ 3 มีขนาด 48 KB เป็นชนิด Unified cache แบบ 3-way set associative

กำหนดให้ cache line size มีขนาด 16 ไบต์

7.1 จงคำนวณจำนวนบิตของแต่ละ address field ของแคชระดับที่ 1 (2 คะแนน)

Tag =บิต

Word =บิต

7.2 จงคำนวณจำนวนบิตของแต่ละ address field ของแคชระดับที่ 2 (2 คะแนน)

Tag =บิต

line =บิต

word =บิต

7.3 จงคำนวณจำนวนบิตของแต่ละ address field ของแคชระดับที่ 3 (2 คะแนน)

Tag =บิต

Set =บิต

Word =บิต

7.4 จงคำนวณหน่วยความจำที่ต้องใช้ในการสร้าง tag bit ของแคชระดับที่ 1 (2 คะแนน)

.....

.....

.....

7.5 จงคำนวณหน่วยความจำที่ต้องใช้ในการสร้าง tag bit ของแคชระดับที่ 2 (2 คะแนน)

.....

.....

.....

7.6 จงคำนวณหน่วยความจำที่ต้องใช้ในการสร้าง tag bit ของแคชระดับที่ 3 (2 คะแนน)

.....

.....

.....

7.7 จงคำนวณหาจำนวน Set ของ cache ระดับที่ 3 (1 คะแนน)

.....

.....

.....

7.8 จงคำนวณหาจำนวน cache line ของ cache ระดับที่ 2 (1 คะแนน)

.....

.....

.....

ภาคผนวก





Figure 2.2 IAS Memory Formats

Table 2.1 The IAS Instruction Set

Instruction Type	Opcode	Symbolic Representation	Description
Data transfer	00001010	LOAD MQ	Transfer contents of register MQ to the accumulator AC
	00001001	LOAD MQ,M(X)	Transfer contents of memory location X to MQ
	00100001	STOR M(X)	Transfer contents of accumulator to memory location X
	00000001	LOAD M(X)	Transfer M(X) to the accumulator
	00000010	LOAD -M(X)	Transfer -M(X) to the accumulator
	00000011	LOAD M(X)	Transfer absolute value of M(X) to the accumulator
	00000100	LOAD - M(X)	Transfer - M(X) to the accumulator
Unconditional branch	00001101	JUMP M(X,0:19)	Take next instruction from left half of M(X)
	00001110	JUMP M(X,20:39)	Take next instruction from right half of M(X)
Conditional branch	00001111	JUMP+ M(X,0:19)	If number in the accumulator is nonnegative, take next instruction from left half of M(X)
	00010000	JUMP+ M(X,20:39)	If number in the accumulator is nonnegative, take next instruction from right half of M(X)
Arithmetic	00000101	ADD M(X)	Add M(X) to AC; put the result in AC
	00000111	ADD M(X)	Add M(X) to AC; put the result in AC
	00000110	SUB M(X)	Subtract M(X) from AC; put the result in AC
	00001000	SUB M(X)	Subtract M(X) from AC; put the remainder in AC
	00001011	MUL M(X)	Multiply M(X) by MQ; put most significant bits of result in AC, put least significant bits in MQ
	00001100	DIV M(X)	Divide AC by M(X); put the quotient in MQ and the remainder in AC
	00010100	LSH	Multiply accumulator by 2, i.e., shift left one bit position
	00010101	RSH	Divide accumulator by 2, i.e., shift right one position
Address modify	00010010	STOR M(X,8:19)	Replace left address field at M(X) by 12 rightmost bits of AC
	00010011	STOR M(X,28:39)	Replace right address field at M(X) by 12 rightmost bits of AC