

ชื่อ

รหัส

ตอบ

PRINCE OF SONGKLA UNIVERSITY

FACULTY OF ENGINEERING

สอบปลายภาค : เทอม 2/2552

ปีการศึกษา : 2553

วันที่ : 16 กุมภาพันธ์ 2553

เวลา : 13.30-16.30

รายวิชา : 240-206 : Basic Electronics

ห้อง : R300

- คำสั่ง
- ก่อนทำข้อสอบ เจียนชื่อและเลขที่ทุกหน้าที่กำหนด ถ้าไม่เจียนจะถูกหักหน้าละ 0.5 คะแนน
 - ตรวจข้อสอบให้เรียบร้อย ถ้าไม่ครบถ้วนแจ้งเปลี่ยน
 - ข้อสอบมี 3 ตอน ทำทุกข้อ
 - ไม่อนุญาตให้นำเอกสารใดๆ เข้าห้องสอบ
 - อนุญาตให้นำเครื่องคิดเลขเข้าห้องสอบได้ (การใส่สูตรหรือข้อความใดๆในเครื่อง ถือเป็นการทุจริต)
 - ใช้ดินสอที่มีความเข้ม 2B ขึ้นไป ทำข้อสอบได้ เจียนไม่ชัดถือว่าตอบผิด

ตอนที่ 1 ปรนัย 20 ข้อ

- เดือกด้ำตอนที่ถูกเพียงข้อเดียว กากรบท \times ลงในกระดาษคำตอบ
- ถ้าเปลี่ยนใจให้ใช้น้ำลับคำพิเศษหรืออาชีวส่องเส้นทับ \times
- ในข้อ (e) ใช้มือไม่มีคำสอนที่ถูกในข้อนี้ โดยต้องเจียนคำสอนที่ถูกลงไว้ด้วย เช่น
(e) ...24.24V..... (e)ถูกทุกข้อ..... (e) ...ข้อมูลไม่เพียงพอ เป็นต้น

ตอนที่ 2 เติมคำสอน 5 ข้อ

- เติมคำสอนในที่กำหนดให้ และแสดงที่มาพอเข้าใจ

ตอนที่ 3 แสดงวิธีทำ 4 ข้อ

- แสดงวิธีทำหรือขั้นตอน อย่างละเอียด ลงในที่ที่กำหนดให้
- ข้อใดเจียนไม่พอให้ต่อค้างหลังหน้านี้ๆ โดยแจ้งให้ทราบด้วย
- ปกติข้อสอบจะถูกต้องสมบูรณ์แล้ว แต่ถ้ามีที่ผิดหรือข้อมูลที่ให้ไม่เพียงพอทำให้ไม่สามารถหาผลลัพธ์ได้ ให้นักศึกษา กำหนดค่าที่เหมาะสมตามที่ໄດ້เรียนมาได้

สมการและเงื่อนไขในการสอบครั้งนี้

ให้ FET เป็น n-channel และ BJT เป็น npn ยกเว้น โจทย์ระบุเป็นอย่างอื่น

ให้ถือว่าแรงดันอิมตัวของ op-amp เท่ากับแรงดัน power supply

$$I_D = I_{DSS}(1 - V_{GS}/V_P)^2 \quad , \quad I_C = \beta I_B \quad , \quad I_G = 0$$

$$I_D = k(V_{GS} - V_P)^2 \quad , \quad I_E \cong \beta I_B \quad , \quad I_D = I_S$$

$$k = I_{D(on)}/(V_{GS(on)} - V_P)^2 \quad , \quad V_{CE(active)} = 0.7V \quad , \quad V_o = A_{vol}(V_{i+} - V_i)$$

ทุจริตในการสอบมีโทษขั้นต่ำคือปรับลดในรายวิชานี้และพักการเรียน 1 ภาคการศึกษา

ตอนที่ 1 เติมคำตอบที่ถูกต้องที่สุด

1) การที่ Op-amp (ideal) มีค่า $i_i = 0$ เมื่อจาก

- | | |
|-----------------------------------|-------------------------------|
| (a) คุณสมบัติของ A_{vol} ที่สูง | (b) คุณสมบัติของ noise ที่ต่ำ |
| (c) คุณสมบัติของ Z_i ที่สูง | (d) คุณสมบัติของ Z_o ที่ต่ำ |

2) คุณสมบัติของ op-amp (ideal) คือ

- | | |
|--|--|
| (a) $A_{vol} = \infty$, noise = ∞ , $Z_i = \infty$, $Z_o = 0$ | (b) $A_{vol} = \infty$, noise = 0, $Z_i = \infty$, $Z_o = 0$ |
| (c) $A_{vol} = \infty$, noise = 0, $Z_i = 0$, $Z_o = \infty$ | (d) $A_{vol} = 0$, noise = 0, $Z_i = \infty$, $Z_o = 0$ |

3) วงจรขยายแบบไม่กัดลับไฟฟ้า $R_f = 120k\Omega$, $R_s = 12k\Omega$, $V_{cc} = \pm 12V$ อัตราขยายแรงดันเท่ากับ

- | | |
|-------------|-------------|
| (a) 10 เท่า | (b) 11 เท่า |
| (c) 12 เท่า | (d) 13 เท่า |

4) จากข้างบน ถ้าใส่แรงดันอินพุตเท่ากับ 1.2 V จึงหา เอาต์พุต

- | | |
|------------|------------|
| (a) 1.2 V | (b) 11.0 V |
| (c) 12.0 V | (d) 13.2 V |

5) วงจรอินพุตเกรตที่มีอินพุตเป็น $V_s = 2V$ (DC) จะได้อเอต์พุตเป็นอย่างไร เมื่อเริ่มต้น $V_{o(t=0)} = 0V$

- | | |
|--------------------------------------|----------------------|
| (a) 0 | (b) DC คงที่ค่าหนึ่ง |
| (c) สัญญาณคลาดเสียงมีค่า slope คงที่ | (d) sine wave |

6) บริเวณใดใน Characteristic curve (I_D vs V_{DS}) ของ JFET ที่ใช้งานในวงจรขยาย

- | | |
|--------------------|-----------------------------|
| (a) Knee region | (b) Constant-current region |
| (c) Cut-off region | (d) Ohmic region |

7) ข้อใดถูก

- | | |
|---|--|
| (a) BJTs เป็น voltage controlled device | (b) FETs เป็น current controlled |
| (c) BJTs มีสัญญาณรบกวนน้อยกว่า FETs | (d) FETs มีค่า Input Impedance สูงกว่า BJT |

8) อุปกรณ์อิเล็กทรอนิกส์ที่การควบคุมการจ่ายกระแสเกิดจากการกระตุ้นให้มีการเพิ่มพาหะเรียกว่าประเภท

- | | |
|-------------------------|-------------------------|
| (a) Carrier induce type | (b) Depletion type |
| (c) Enhancement type | (d) Carrier Induce type |

9) อุปกรณ์อิเล็กทรอนิกส์ที่การควบคุมการจ่ายกระแสเกิดจากการกระตุ้นให้มีการลดพาหะเรียกว่าประเภท

- | | |
|-------------------------|-------------------------|
| (a) Carrier Reduce type | (b) Depletion type |
| (c) Enhancement type | (d) Carrier Induce type |

10) กระแส drain ของ JFET ไฟล์ผ่านกี่ Junction

- | | |
|-------|-------|
| (a) 0 | (b) 1 |
| (c) 2 | (d) 3 |

11) เมื่อมีการเพิ่มการ reverse bias ของ gate กับ บริเวณ Channel ของ JFET ทำให้เกิดผลเช่นใด

- | | |
|--|---|
| (a) channel แคบลง | (b) ค่าความต้านทาน source-to drain ลดลง |
| (c) depletion region บริเวณ p-n junction แคบลง | (d) ถูกทุกข้อ |

12) Enhancement MOSFET n-channel ควบคุมการนำกระแสได้อย่างไร

- | | |
|--|---|
| (a) เหนี่ยวนำให้ free electron จำนวนมากอยู่ที่ channel | (b) กระแสผ่าน p-n junction เกิดการ Forward bias |
| (c) ขยาย depletion region เพื่อเปิดหรือปิด channel | (d) ใช้สนามไฟฟ้าเหนี่ยวนำให้ประจุหะลุผ่าน reverse ของรอบต่อ p-n |

13) ในการวิเคราะห์โดยวิธีทางกราฟ, กราฟ transfer characteristic ของ JFET ตามสมการ Shockley มีลักษณะ

- | | |
|---------------------------------|------------------------------|
| (a) ไม่มีผลจากส่วนอื่นใดของวงจร | (b) แปรผันโดยตรงต่อ V_s |
| (c) แปรผันโดยตรงต่อ V_D | (d) แปรผันโดยตรงต่อ V_{DD} |

14) JFET มีค่า I_D สูงสุดเท่ากับ 8 mA และ V_{GS} ที่ทำให้ I_D เริ่มไฟล์เท่ากับ -5 V จงหาค่า I_D เมื่อ $V_{GS} = -3$ V

- | | |
|------------|-------------|
| (a) 0 mA | (b) 1.28 mA |
| (c) 1.6 mA | (d) 4.8 mA |

15) จาก JFET ในข้อข้างบน pinch off voltage ของ JFET ดังกล่าวมีค่าเท่ากับเท่าไร

- | | |
|----------|-----------|
| (a) -3 V | (b) -10 V |
| (c) -5 V | (d) 0 V |

16) ข้อใดเป็นจริง

- | | |
|--|--|
| (a) MOSFET แบบลอดตอนพากะ มีโครงสร้างคล้าย JFET | |
| (b) characteristic MOSFET แบบลอดตอนพากะคล้ายกับ MOSFET แบบเพิ่มพูน | |
| (c) BJT ใช้ characteristic กราฟแบบเดียวกับ MOSFET แบบเพิ่มพูนได้ | |
| (d) JFET มี characteristic เหมือน MOSFET แบบลอดตอนพากะ | |

17) MOSFET ปกติจะมีค่า Input Impedance สูงมาก เพราะ

- | | |
|-----------------------------------|----------------------------------|
| (a) กระแสเครนไม่ไฟล์ผ่าน Junction | (b) มีการ reverse bias ที่อินพุต |
| (c) มี substrate | (d) มีชั้น SiO_2 |

18) วงจร bias พื้นฐานที่มีรูปแบบวงจรเหมือนกันและสามารถใช้ได้ทั้ง BJT, JFET และ MOSFET คือ

- | | |
|--------------------------|-------------------|
| (a) voltage divider bias | (b) feedback bias |
| (c) Self bias | (d) fixed bias |

ข้อ	รหัส	ตอบ
กระดาษคำตอบ วิชา BASIC ELECTRONICS (240-206) ให้แยกออกจากชุดคำถาม		
ตอนที่ 1 ภาคภาษา <input checked="" type="checkbox"/> ลงบนคำตอบที่ถูกเพียงชื่อเดียว; ถ้าเปลี่ยนใจให้ใช้น้ำยาลบคำผิดหรือการซีดสองเส้นทัน <input checked="" type="checkbox"/> ; ถ้าไม่คำตอบเป็นอย่างอื่นเขียนต่อต้านท้ายข้อนั้นๆ		

- 01 (a) (b) (c) (d) (e) _____
- 02 (a) (b)(c) (d)(e) _____
- 03 (a) (b) (c) (d) (e) _____
- 04 (a) (b)(c)(d) (e) _____
- 05 (a) (b)(c) (d) (e) _____
- 06 (a)(b) (c) (d) (e) _____
- 07 (a) (b) (c) (d) (e) _____
- 08 (a) (b)(c) (d) (e) _____
- 09 (a) (b) (c) (d) (e) _____
- 10 (a) (b)(c) (d) (e) _____
- 11 (a) (b)(c)(d) (e) _____
- 12 (a)(b) (c) (d) (e) _____
- 13 (a) (b) (c) (d) (e) _____
- 14 (a) (b) (c) (d)(e) _____
- 15 (a) (b) (c)(d) (e) _____
- 16 (a) (b)(c) (d)(e) _____
- 17 (a) (b) (c)(d) (e) _____
- 18 (a)(b) (c) (d) (e) _____
- 19 (a) (b) (c) (d) (e) _____
- 20 (a) (b)(c)(d) (e) _____

หน้า	1	2	3	4	5		
คะแนน							

ทุจริตในการสอบมีโทษขั้นต่ำคือปรับตกในรายวิชานั้นและพักการเรียน 1 ภาคการศึกษา

ชื่อ

รหัส

ตอบ

--

ตอนที่ 2 เติมคำตอบที่ถูกต้องพร้อมแสดงที่มาพอเข้าใจ

1) Fixed bias JFET มี $V_{GG} = -4$, $I_{DSS} = 12\text{mA}$, $V_p = -6\text{V}$, $V_{DD} = 15\text{V}$, $R_D = 5\text{k}\Omega$ (ใช้วิธีคำนวณทางคณิตศาสตร์)ตอบ $V_{GSQ} = \underline{\hspace{5cm}}$ ที่มาพอเข้าใจ → $I_{DQ} = \underline{\hspace{5cm}}$ ที่มาพอเข้าใจ → $V_{DSQ} = \underline{\hspace{5cm}}$ ที่มาพอเข้าใจ →2) Model ของ BJT แบบหนึ่ง มีค่า $h_{ie} = 1.8\text{k}\Omega$, $h_{fe} = 200$, $h_{oe} = 40\text{mS}$ จงหา r_e และ ถ้ากรานซิสเตอร์ดังกล่าว นำไปต่อเป็นวงจรขยายแบบ Fixed Bias ที่มี $R_C = 20\text{k}\Omega$, $R_B = 820\text{k}\Omega$ จงหา Z_o ของวงจรตอบ $r_e = \underline{\hspace{5cm}}$ ที่มาพอเข้าใจ → $Z_o = \underline{\hspace{5cm}}$ ที่มาพอเข้าใจ →3) จงวาด r_e model ของ Transistor แบบ Common Emitter และ Common Base ระบุค่าทุกอย่างอย่างละเอียด


--

CE r_e model

--

CB r_e Model4) Model ของ BJT แบบ CB มีค่า $h_{ib} = 12\Omega$, $h_{jb} = 0.988$, $h_{fe} = 220$ ค่า r_e , Z_i เท่ากันเท่าไรตอบ $r_e = \underline{\hspace{5cm}}$, $Z_i = \underline{\hspace{5cm}}$

5) (a) จง画กราฟแสดง Charateristic ของ n-channel

Enhancement n-channel MOSFET ที่มี $V_{GS(Th)} = 3\text{V}$ และ $k = 0.67 \text{ mA/V}^2$ ระบุค่าที่ดำเนินการต่างๆ อย่างละเอียด(b) จง画กราฟ $V_{GS} = 6.5 - 2.2kI_D$ ลงในกราฟนี้



ชื่อ

รหัส

ตอบ

ตอนที่ 3 จงแสดงวิธีทำโดยละเอียด

- 1) จากรวงจร Voltage divider Bias ดังรูปที่ 1 โดยที่ ทรานซิสเตอร์มีค่า $h_{fe} = 100$ และ h_{oe} น้อยมาก



(a) จงวัดวงจรสมมูลอิเล็กทรอนิกส์ (ac equivalent circuit) โดยใช้ hybrid model ถือว่า h_{oe} น้อยมากตั้งที่ได้ วัดลงในรูปที่ 1 (b) โดยระบุค่าต่างๆอย่างละเอียด

(b) จงพิสูจน์ว่า $I_E = 0.85\text{mA}$, $r_e = 30.6\ \Omega$ และ $h_{ie} = 3.06\text{k}\ \Omega$ ให้ถือว่า วงจรนี้ใช้วิธีประมาณหาค่าจุดทำงานได้


(c) $Z_i = \underline{\hspace{2cm}}$, $Z_o = \underline{\hspace{2cm}}$, $A_v = \underline{\hspace{2cm}}$, $A_i = \underline{\hspace{2cm}}$ (ให้ได้ค่าที่ถูกต้องที่สุดเท่าที่ข้อมูลมี)
แสดงที่มา

ชื่อ


รหัส

ตอบ

2) วงจรดังรูปที่ 2 จงหาจุดทำงาน (โดยวิธีทางกราฟเท่านั้น)



รูปที่ 2 (a)



2 (b) กราฟเพื่อหาค่าตอบ ระบุรายละเอียดทุกอย่างลงไปด้วย

(a) จงพิสูจน์ว่า Characteristic ของวงจร (กราฟ ของ Circuit) คือ $V_{GS} = 2.35 - 0.82kI_D$ และหาค่า Characteristic นี้ลงในรูปที่ 2(b)

(b) ใส่ข้อมูลเพื่อกำหนดจุด Plot ของ Characteristic ของ FET นี้ และหาค่า Characteristic นี้ลงในรูปที่ 2(b)

I_D					
V_{GS}					

(c) $I_D = \underline{\hspace{2cm}}$, $V_{GS} = \underline{\hspace{2cm}}$, $V_{DS} = \underline{\hspace{2cm}}$ (ใช้กราฟ 2(b) ข้างบน เพื่อค่าหาคำตอบ)

ที่มา

ชื่อ


รหัส

ตอบ



- 3) จงออกแบบวงจรโดยใช้ op-amp ที่เป็นไปตามสมการ $v_C = \int v_A dt + \frac{dv_B}{dt}$ โดยวงจร op-amp แต่ละตัวให้เลือกใช้ตัวต้านทานขนาด $100\text{ k}\Omega$ อย่างน้อย 1 ตัว (คำแนะนำใช้ op-amp 3 ตัว)

(a) วาดรูปวงจรดังกล่าว



(b) แสดงที่มาของค่าอุปกรณ์ที่ใช้

=====