

มหาวิทยาลัยสงขลานครินทร์

คณะวิศวกรรมศาสตร์

การสอบปลายภาค ประจำปีการศึกษาที่ 2

ประจำปีการศึกษา 2552

วันที่ 16 กุมภาพันธ์ 2553

เวลา 09.00น.-12.00น.

วิชา 210-432 Advanced Electronics

ห้อง S201

คำสั่ง

1. ข้อสอบชุดนี้มีทั้งหมด 6 ข้อ ควรตรวจสอบก่อนลงมือทำ
2. อนุญาตให้นำเฉพาะเครื่องเขียนและเครื่องคิดเลขเข้าห้องสอบ
3. อนุญาตให้ใช้ดินสอหรือปากกาก็ได้ในการเขียนคำตอบ
4. ให้เขียนคำตอบในสมุดคำตอบเท่านั้น
5. **ไม่มีคะแนนสำหรับคำตอบหรือการออกแบบที่ไม่มีกร**


**วิเคราะห์หรือการอธิบายอย่างเป็นเหตุผล**

กำหนดให้

- แรงดันเทอร์มัลมีค่า  $V_T = 26\text{mV}$  ที่อุณหภูมิห้อง  $27^\circ\text{C}$
- สมมติให้เมื่อทรานซิสเตอร์แบบไบโพลาร์ (BJT) ทำงาน แรงดัน  $V_{BE}$  จะมีค่าประมาณ 0.7 โวลต์ โดยที่สมการความสัมพันธ์ของทรานซิสเตอร์ไบโพลาร์คือ

$$I_c = I_S \exp\left(\frac{V_{be}}{V_T}\right) \tag{1.1}$$

- สมมติให้ small-signal model ของ BJT เป็นดังรูปที่ 1.1 (นอกจากจะมีการกำหนดเฉพาะ)



รูปที่ 1.1

ชื่อ: \_\_\_\_\_ รหัสประจำตัว: \_\_\_\_\_


ผู้ออกข้อสอบ: นาย ภาณุมาศ คำสัจย์

1. อธิบายพร้อมการวิเคราะห์ประกอบจากมุมมองของทฤษฎีควบคุม (Control theory) ว่าทำไมการใช้ lag-lead filter ควรจะส่งผลให้การทำงานของระบบ phase-locked loop ดีกว่าการใช้ a simple lowpass filter โดยการอธิบายให้ใช้สองแนวทางคือ (ก) ทางเดินของราก (root locus) และ (ข) ผลตอบสนองความถี่ (frequency response) ประกอบ

[6 คะแนน]

2. แสดงการวิเคราะห์ห้อย่างเป็นระบบเพื่อช่วยในการออกแบบออปแอมป์แบบสองชั้น (two-stage opamp) เพื่อนำไปใช้กับวงจรในรูปที่ 1.2 เพื่อให้วงจรนี้มีเสถียรภาพ (stable) วงจรออปแอมป์ที่ออกแบบนี้จะมีความแตกต่างกันหรือไม่อย่างไรระหว่างกรณีที่ไม่มีกับกรณีที่มีตัวเก็บประจุต่อขนานอยู่กับตัวต้านทาน  $R_1$

(4 คะแนน)




รูปที่ 1.2

3.

(ก) วงจรในรูปที่ 1.3 มีโพลหรือซีโรหรือไม่และถ้ามีอยู่ที่ใดบ้าง [2 คะแนน]

(ข) ให้ออกแบบคัตแปลงวงจรในรูปที่ 1.3 เพื่อหาทางกำจัดโพลหรือซีโรที่ได้จากการวิเคราะห์ในข้อ (ก) คือทำให้ไม่มีโพลและซีโรเหลืออยู่เลยและยังคงความสามารถในการขยายสัญญาณได้ (เป็นการขยายแบบช่วงความถี่กว้าง แต่อัตราขยายไม่จำเป็นต้องเท่าเดิม) โดยอาจจะใช้อุปกรณ์คือ ตัวต้านทาน ตัวเก็บประจุ ตัวเหนี่ยวนำ ค่าใดๆจำนวนเท่าใดก็ได้ (เราไม่สามารถเปลี่ยนแปลงสิ่งที่อยู่ภายในกล่องเส้นประได้) [5 คะแนน]




4. วงจรในรูปที่ 1.4(a) เป็นวงจรที่ใช้เทคนิคคาสโคเพื่อลดผลของ  $C_{\mu}$  ของทรานซิสเตอร์ที่จะทำให้แบนด์วิธตกลง (ก) จำเป็นหรือไม่ที่จะต้องพิจารณาผลของ  $R_x$  เพราะอะไร เนื่องจาก  $R_x$  นั้นเสมือนว่าอยู่ในแหล่งจ่ายและเราก็ไม่มีทางวัดสัญญาณ  $v_x$  ภายในแหล่งจ่ายได้ ซึ่งถ้าไม่ได้คิดผล  $R_x$  ผลกระทบต่อแบนด์วิธจาก  $C_{\mu}$  ก็จะน้อยลงทำให้ไม่มีความจำเป็นที่จะต้องใช้โครงสร้างคาสโคให้วุ่นวาย [2 คะแนน]

(ข) หาวิธีตั้งแรงดันไบอัส  $V_{Bx}$  ของวงจรในรูปที่ 1.4(a) เพื่อให้แรงดันไบอัสที่คอลเลกเตอร์ของ  $Q_1$  มีค่าอยู่ 0 โวลต์ อย่างแม่นยำเมื่อต้องการให้กระแสไบอัสมีค่าเป็น 1 มิลลิแอมป์ โดยอาจจะใช้อุปกรณ์เพิ่มเติมคือ ทรานซิสเตอร์เอ็นพีเอ็น 2 ตัว (ชนิดเดียวกันกับที่ใช้ในวงจรขยาย) ตัวด้านทาน 1 ตัว [2 คะแนน]

(ค) เป็นที่ทราบกันดีว่าวงจรในรูปที่ 1.4(a) นี้จะมีอัตราขยายแรงดัน (voltage gain) ที่ต่ำกว่าวงขยายอิมิตเตอร์ร่วมแบบธรรมดาถ้าใช้ไฟเลี้ยงและการกินกำลังงานเท่ากันเพราะจะใช้ตัวด้านทาน  $R_c$  ที่มีค่าสูงไม่ได้เพราะมีส่วนในการตั้งแรงดันไบอัสที่เอาท์พุท ให้ตัดแปลงวงจรนี้เพื่อให้อัตราขยายแรงดันมีค่าใกล้เคียงกันกับของวงขยายอิมิตเตอร์ร่วมแบบธรรมดาโดยที่ใช้ไฟเลี้ยงและการกินกำลังงานเท่ากัน โดยอาจจะใช้อุปกรณ์เพิ่มเติมคือ แหล่งจ่ายกระแสอุดมคติค่าใดๆ 1 ตัว ทรานซิสเตอร์เอ็นพีเอ็น 2 ตัว ตัวด้านทานค่าใดๆ 2 ตัว (วงจรใหม่ที่ออกแบบนี้จะต้องมีการไบอัสแรงดันดีซีที่เอาท์พุทเพื่อให้เกิดการแกว่งของสัญญาณได้อย่างสมมาตรบน-ล่างคือเกิดการคลิปปนและล่างพร้อมกันเมื่อสัญญาณมีขนาดใหญ่ โดยไม่ต้องกังวลว่าจะต้องได้การแกว่งสัญญาณจากยอดถึงท้องสูงสุด ( $V_{ppmax}$ ) มีขนาดเท่ากับของวงขยายอิมิตเตอร์ร่วมแบบธรรมดา) [3 คะแนน]

(ง) อย่างไรก็ตามจากการทำ Miller's approximation เราทราบว่าแบนด์วิธที่ถูกจำกัดโดย  $C_{\mu}$  นั้นเสมือนว่ามีค่าตัวเก็บประจุต่อจากเบสลงกราวด์มีค่าประมาณ  $2C_{\mu}$  เนื่องจากอัตราขยายระหว่างเบสกับคอลเลกเตอร์ประมาณ -1 แต่ถ้าต้องการที่จะทำให้ผลของ  $C_{\mu}$  ลดลงเหลือเท่าตัวคือให้เสมือนว่ามีค่าตัวเก็บประจุต่อจากเบสลงกราวด์มีค่าประมาณเพียง  $C_{\mu}$  เท่านั้น เราจะดัดแปลงวงจรในรูปที่ 1.4(a) อย่างไรเพื่อให้ได้ตามความต้องการนี้โดยอาจจะมีอุปกรณ์เพิ่มเติมคือ ออปแอมป์อุดมคติหนึ่งตัว ทรานซิสเตอร์เอ็นพีเอ็นหนึ่ง ตัวด้านทานค่าใดๆสองตัว ตัวเก็บประจุขนาดใหญ่สองตัว จะใช้อุปกรณ์เหล่านี้ทุกตัวหรือไม่ก็ได้ [5 คะแนน]




(a) วงจรขยายคาสโค (b) วงจรสมมูลของทรานซิสเตอร์สำหรับสัญญาณขนาดเล็กมาก  
รูปที่ 1.4 วงจรขยายที่อาศัยเทคนิคคาสโค

5. วงจรออปแอมป์เบอร์ ID777 ที่มีอยู่ในห้องปฏิบัติการ ตาม datasheet นั้นแนะนำให้ใช้ไฟเลี้ยงคู่ได้ต่ำที่สุดคือ  $\pm 2.5$  โวลต์ (แรงดันไฟเลี้ยงคร่อมต่ำสุดคือ 5 โวลต์นั่นเอง) เราจะใช้ออปแอมป์ตัวนี้สำหรับกรนำไปต่อเป็นวงจร non-inverting amplifier ดังแสดงในรูปที่ 1.5 ซึ่งมีอัตราขยายสัญญาณแรงดันเอซีเป็น  $(1 + R_2/R_1)$  แต่มีความจำเป็นที่จะต้องหาทางตัดแปลงวงจรตามความเหมาะสมเพื่อที่จะใช้วงจรนี้กับไฟเลี้ยงเดี่ยวขนาด 3 โวลต์เท่านั้นและจะต้องทำให้แรงดันดีซีที่เอาต์พุตอยู่ที่ 1.5 โวลต์และยังคงอัตราขยายสัญญาณแรงดันเช่นเดิมได้ โดยสามารถใช้อุปกรณ์เหล่านี้เพิ่มเติมได้คือ ตัวต้านทานค่าใดๆ ตัวเก็บประจุค่าใดๆ แหล่งจ่ายกระแสดีซีอุณหภูมิต่ำค่าใดๆ (แต่ละชนิดจำนวนชนิดละไม่เกิน 2 ตัว)

กำหนดให้: ออปแอมป์ ID777 นั้นเป็นออปแอมป์แบบ two-stage ซึ่งใช้ทรานซิสเตอร์ไบโพลาร์แบบพีเอ็นพีเป็น differential pair ที่ภาคอินพุต ซึ่งถ้าแรงดันดีซีไบอัสที่อินพุตเป็น 1.5 โวลต์ จะมีค่าต่ำไม่พอที่จะทำให้ภาคอินพุตทำงานได้ (ทรานซิสเตอร์พีเอ็นพีไม่ทำงาน) สมมติว่าเลขกระแสที่ไหลเข้าสู่/ออกจากอินพุตของออปแอมป์ได้

[4 คะแนน]



รูปที่ 1.5

6. (ก) ให้ทำการออกแบบวงจรขยายปฏิบัติการแบบสองชั้น (two-stage) เพื่อให้สามารถใช้งานได้ด้วยไฟเลี้ยงคร่อม 3 โวลต์ (กำหนดให้แรงดันไบอัส  $V_{CE}$  ต้องมีค่าน้อย 0.7 โวลต์) โดยต้องใช้เทคนิคต่อไปนี้ในการออกแบบ
- เทคนิคการขยายแบบคลาสโคคัพ
  - ใช้วงจขยายแบบคลาสเอบีเป็นภาคเอาต์พุท
  - ใช้เทคนิคการชดเชยแบบมิลเลอร์ (Miller compensation) เพื่อแยกโพลหลักสองตัวออกจากกันเพื่อทำให้มีเฟสมาร์จินดีขึ้น
  - ให้ทำการชดเชยซีโรที่เกิดจาก Miller compensation เพื่อให้เสถียรภาพของวงจรดีขึ้น

[5 คะแนน]

(ข) อธิบายว่าทำไมจึงต้องทำการชดเชยแบบมิลเลอร์และการชดเชยซีโรที่เกิดจาก Miller compensation

[2 คะแนน]

(ค) ให้ทำการวิเคราะห์โดยประมาณเพื่อออกแบบโดยใช้ซีโรเพื่อที่จะหาทางกำจัดโพลหลักลำดับสอง (หลังจากการทำ Miller compensation แล้ว)

[3 คะแนน]

หมายเหตุ: อนุญาตให้ใช้ตัวต้านทานค่าใดๆ ทรานซิสเตอร์เอ็นพีเอ็น พีเอ็นพี ตัวเก็บประจุค่าใดๆ (แต่ละชนิดจำนวนเท่าใดก็ได้) แต่ไม่อนุญาตให้ใช้แหล่งจ่ายแรงดันและแหล่งจ่ายกระแสอุดมคติ (ยกเว้นไฟเลี้ยงเดี่ยวขนาด 3 โวลต์ซึ่งจะมีก็ต่อเมื่อนำไปใช้งานจริง)