

มหาวิทยาลัยสงขลานครินทร์
คณะวิศวกรรมศาสตร์

การสอบกลางภาค ประจำปีการศึกษาที่ 1

ประจำปีการศึกษา 2553

วันที่ 7 สิงหาคม 2553

เวลา 09.00-12.00น.

วิชา 210-232, 210-332 วงจรและระบบอิเล็กทรอนิกส์ Electronic Circuits and Systems

ห้อง S201, Robot

คำสั่ง

1. ข้อสอบชุดนี้มีทั้งหมด 6 ข้อ ควรตรวจสอบก่อนลงมือทำ
2. อนุญาตให้นำเฉพาะเครื่องเขียนและเครื่องคิดเลขเข้าห้องสอบ
3. อนุญาตให้ใช้ดินสอหรือปากกาที่ไ้ในการเขียนคำตอบและให้เขียนคำตอบในสมุดคำตอบ
4. ถ้านักศึกษาเขียนในสิ่งที่ผิดหลักการอย่างร้ายแรงจะได้รับคะแนนติดลบ
5. ไม่มีคะแนนสำหรับคำตอบที่ไม่มีกรวิเคราะห์หรือไม่มีคำอธิบายที่เป็นเหตุเป็นผล

กำหนดให้


- แรงดันเทอร์มัลมีค่า $V_T = 26\text{mV}$ ที่อุณหภูมิห้อง 27°C
- สมมติให้เมื่อทรานซิสเตอร์แบบไบโพลาร์ (BJT) ทำงาน แรงดัน V_{BE} จะมีค่าประมาณ 0.7 โวลต์
- สมการความสัมพันธ์ของทรานซิสเตอร์แบบไบโพลาร์ (BJT) สำหรับสัญญาณขนาดใหญ่คือ

$$I_c = I_S \exp\left(\frac{V_{be}}{V_T}\right) \quad (1.1)$$

โดยถ้ารวมผลของปรากฏการณ์เออร์รี่ด้วยสมการจะเปลี่ยนเป็น

$$I_c = I_S \exp\left(\frac{V_{be}}{V_T}\right) \left(1 + \frac{V_{ce}}{V_A}\right) \quad (1.2)$$

- สมมติให้ small-signal model ของ BJT เป็นดังรูปที่ 1.1 (นอกจากจะมีการกำหนดเฉพาะ)



รูปที่ 1.1

ชื่อ: _____ รหัสประจำตัว: _____

ผู้ออกข้อสอบ: นาย ภาณุมาศ คำสัตย์

1.

(ก) จงออกแบบวงจรแปลงสัญญาณดิจิทัลเป็นแอนาลอกที่ทำการแปลงเลขฐานสองขนาด 4 บิตอย่างเป็นเชิงเส้น โดยที่ค่า 1 ในเลขฐานสองแทนด้วยแรงดัน 5 โวลต์และค่า 0 แทนด้วยแรงดัน 0 โวลต์ กำหนดให้แรงดันสำหรับค่าเต็มพิกัด (full-scale value) มีค่าเป็น +15 โวลต์ (คือเมื่อเลขดิจิทัลเป็น 1111) และเมื่อเลขดิจิทัลเป็น 0000 จะได้แรงดัน 0 โวลต์ ในการออกแบบอนุญาตให้ใช้อุปกรณ์ป้อนคณิตหนึ่งตัวและตัวต้านทานค่าใดๆจำนวนกี่ตัวก็ได้

(4 คะแนน)

(ข) จากวงจรที่ออกแบบในข้อ (ก) ให้วาดสัญญาณแอนาลอกเอาต์พุตในโดเมนเวลาเมื่อสัญญาณดิจิทัลมีค่าเป็นตามตารางที่ 1.1

ตารางที่ 1.1

Time (ms)	Digital values
0	0001
1	0100
2	0011
3	1000
4	0111
5	0101
6	1001
7	1011
8	1100
9	1111
10	1101

หมายเหตุ: ไม่มีคะแนนสำหรับคำตอบที่ไม่มีการวิเคราะห์

(3 คะแนน)

2.

(ก) จากศึกษาวงจรขยายในรูปที่ 1.2 เราทราบว่าวงจรนี้มี

อัตราขยายโหมคต่างคือ

$$A_{dm} = \frac{v_{o1} - v_{o2}}{v_{in1} - v_{in2}} = 1 + \left(\frac{R_D}{R_C} \right) \quad (1.3)$$


อัตราขยายโหมคร่วมคือ

$$A_{dm} = \frac{(v_{o1} + v_{o2})/2}{(v_{in1} + v_{in2})/2} = 1 \quad (1.4)$$

ให้ดัดแปลงวงจรนี้โดยมีอุปกรณ์ที่อนุญาตให้เพิ่มเติมได้คือตัวต้านทานอีก 4 ตัว (ค่าใดๆก็ได้) เพื่อให้อัตราขยายโหมคร่วมมีค่าเป็นศูนย์และมีอัตราขยายโหมคต่างขึ้นอยู่กับอัตราส่วนของตัวต้านทานพร้อมเขียนสมการแสดงอัตราขยายโหมคต่างด้วย (ต้องให้ได้คุณสมบัติทั้งสองอย่างนี้จึงจะได้คะแนน)

ในการออกแบบนี้ไม่ต้องคำนึงถึงความต้านทานอินพุตโหมคต่างของวงจรขยายว่าจะต้องมีค่าสูงมากเนื่องจากจะนำวงจรที่ดัดแปลงนี้ไปใช้งานกับแหล่งสัญญาณอินพุตที่มีความต้านทานค่อนข้างต่ำแต่สำคัญที่จะต้องทำให้ได้คือต้องมีอัตราขยายโหมคร่วมเป็นศูนย์

(5 คะแนน)




รูปที่ 1.2

(ข) จากวงจรในรูปที่ 1.3(a) ให้วาดสัญญาณที่จุด v_{o1} , v_{o2} และ v_{CMFB} เมื่อสัญญาณอินพุตทั้งสองเป็นดังแสดงในรูปที่ 1.3(b) โดยมี $V_{CC} = 2.5V$, $V_{EE} = -2.5V$, $R_D = 50k\Omega$, $R_C = R_E = R_F = 1k\Omega$, $C_F = 100nF$ และสมมติให้ β ของทรานซิสเตอร์ Q_1 มีค่าเป็นอนันต์ และอปแอมป์เป็นอุดมคติ

แนวทาง: ให้มองการประมวลสัญญาณโดย Q_1 เป็นการประมวลสัญญาณขนาดเล็กมาก

(6 คะแนน)




รูปที่ 1.3

3. ให้นำเสนอวงจร X สองวงจรที่รับสัญญาณแรงดันอินพุต v_{in} ดังแสดงในรูปที่ 1.4(a) เพื่อให้ได้สัญญาณแรงดันเอาต์พุต v_{out} เป็นดังแสดงในรูปที่ 1.4(b)


โดยแต่ละวงจรที่ออกแบบกำหนดให้เป็นไปตามเงื่อนไขต่อไปนี้

- ใช้ออปแอมป์อุดมคติเพียงตัวเดียวเท่านั้น (จะไม่ใช่ก็ได้)
- ใช้ตัวต้านทานอุดมคติค่าใดๆก็ได้ จำนวนกี่ตัวก็ได้ (จะไม่ใช่ก็ได้)
- ใช้ตัวเก็บประจุอุดมคติค่าใดๆก็ได้ จำนวนกี่ตัวก็ได้ (จะไม่ใช่ก็ได้)
- ใช้ตัวเหนี่ยวนำอุดมคติค่าใดๆก็ได้ จำนวนกี่ตัวก็ได้ (จะไม่ใช่ก็ได้)
- ที่เอาต์พุตมีโหลด 50 โอห์ม ต่ออยู่
- ใช้ไฟเลี้ยงคู่ขนาด +2.5V กับ -2.5V

(6 คะแนน)



(a)



(b)


รูปที่ 1.4

4.

ปัญหาสำคัญของวงจรรขยายแบบอิมิตเตอร์ร่วมในรูปที่ 1.5 คือระดับแรงดันดีซีไบอัสที่คอลเลกเตอร์จะขึ้นอยู่กับกระแสไบอัส I_E และตัวต้านทาน R_C ซึ่งก็มีหน้าที่กำหนดอัตราขยายด้วยโดยมีค่าโดยประมาณคือ $-(I_E/V_T)R_C$ ทำให้การแกว่งของสัญญาณมีความเพี้ยนได้ง่ายเนื่องจากแรงดันดีซีไม่ได้อยู่ที่กลางระหว่าง V_{CC} กับแรงดันดีซีที่เบส V_B ให้ออกแบบวงจรเพื่อทำให้แรงดันดีซีไบอัสที่คอลเลกเตอร์อยู่กึ่งกลางระหว่าง V_{CC} กับแรงดันดีซีที่เบส V_B โดยสามารถตั้งแรงดันดีซีนี้ได้อย่างอิสระ ไม่ผูกมัดกับอัตราขยายและยังคงอัตราขยายอยู่ที่ $-(I_E/V_T)R_C$ เช่นเดิม

การออกแบบนี้ให้ใช้


- แหล่งจ่ายกระแสคงที่อุดมคติค่าใดๆ จำนวน 1 ตัว (จะไม่ใช่ก็ได้)
- ตัวต้านทานค่าใดๆ จำนวน 4 ตัว (จะไม่ใช่ก็ได้)
- ตัวเก็บประจุค่าใดๆ จำนวน 2 ตัว (จะไม่ใช่ก็ได้)
- สมมติว่า β ของทรานซิสเตอร์มีค่าเป็นอนันต์



(5 คะแนน)

5. (ก) วงจรในรูปที่ 1.6 มีซีโรหรือไม่ ถ้ามีอยู่ที่ใด


(2 คะแนน)



รูปที่ 1.6

(ข) วงจรในรูปที่ 1.7 มีโพลหรือไม่และถ้ามีอยู่ที่ใด

(2 คะแนน)



รูปที่ 1.7

6. ให้ทำการวิเคราะห์หาการแกว่งของสัญญาณแรงดันเอาต์พุตเปรียบเทียบกันระหว่างการวิเคราะห์แบบ small-signal และ large-signal ว่ามีขนาดการแกว่งของสัญญาณแตกต่างกันอย่างไร (เปรียบเทียบสัญญาณเฉพาะ ac เท่านั้น โดยไม่สนใจสัญญาณดีซี) โดยสมมติให้ v_{in} เป็นสัญญาณไซน์มีแอมพลิจูดขนาด 1mV ที่ความถี่ 1kHz และ $I_E = 1\text{mA}$, $R_{B1} = R_{B2} = 50\text{k}\Omega$, $R_C = 2\text{k}\Omega$, $V_{CC} = 5\text{V}$ (ไม่คิดผลจากปรากฏการณ์เออร์รี่และสามารถละเลยกระแสเบสของทรานซิสเตอร์ได้) โดยสามารถใช้ฟังก์ชันเอกซ์โปเนนเชียลที่ประมาณได้โดย

$$\exp(x) \cong 1 + x + \frac{x^2}{2} \tag{1.5}$$

สำหรับการวิเคราะห์สัญญาณขนาดใหญ่

(8 คะแนน)

