

มหาวิทยาลัยสงขลานครินทร์
คณะวิศวกรรมศาสตร์

การสอบกลางภาค ประจำปีการศึกษาที่ 2

ประจำปีการศึกษา 2553

วันที่ 21 ธันวาคม 2553

เวลา 09.00-12.00น.

วิชา 210-232, 210-332 วงจรและระบบอิเล็กทรอนิกส์ Electronic Circuits and Systems

ห้อง S203

คำสั่ง

1. ข้อสอบฉบับนี้สำหรับ นศ. ที่ลงทะเบียนวิชา 210-232, 210-332 กับ อ. ภาณุมาศ คำสัตย์ เท่านั้น
2. ข้อสอบชุดนี้มีทั้งหมด 6 ข้อ ควรตรวจสอบก่อนลงมือทำ
3. อนุญาตให้นำเฉพาะเครื่องเขียนและเครื่องคิดเลขเข้าห้องสอบ
4. อนุญาตให้ใช้ดินสอหรือปากกาก็ได้ในการเขียนคำตอบ และให้เขียนคำตอบในสมุดคำตอบเท่านั้น
5. ถ้านักศึกษาเขียนในสิ่งที่ผิดหลักการอย่างร้ายแรงจะได้รับคะแนนติดลบ
6. ไม่มีคะแนนสำหรับคำตอบที่ไม่มีกรวิเคราะห์หรือไม่มีคำอธิบายที่เป็นเหตุเป็นผล

กำหนดให้


- แรงดันเทอร์มิคมีค่า $V_T = 26\text{mV}$ ที่อุณหภูมิห้อง 27°C
- สมมติให้เมื่อทรานซิสเตอร์แบบไบโพลาร์ (BJT) ทำงาน แรงดัน V_{BE} จะมีค่าประมาณ 0.7 โวลต์
- สมการความสัมพันธ์ของทรานซิสเตอร์แบบไบโพลาร์ (BJT) สำหรับสัญญาณขนาดใหญ่คือ

$$I_c = I_s \exp\left(\frac{V_{be}}{V_T}\right) \quad (1.1)$$

โดยถ้ารวมผลของปรากฏการณ์เออร์รัด้วยสมการจะเปลี่ยนเป็น

$$I_c = I_s \exp\left(\frac{V_{be}}{V_T}\right) \left(1 + \frac{V_{ce}}{V_A}\right) \quad (1.2)$$

- สมมติให้ small-signal model ของ BJT เป็นดังรูปที่ 1.1 (นอกจากจะมีการกำหนดเฉพาะ)



รูปที่ 1.1

ชื่อ: _____ รหัสประจำตัว: _____

ผู้ออกข้อสอบ: นาย ภาณุมาศ คำสัตย์

1. วงจรขยายออปแอมป์ (ไม่อุคมคติ) ในรูปที่ 1.2 ซึ่งมีอัตราขยายสัญญาณ 10000 เท่า (สำหรับสัญญาณขนาดเล็กมากๆ เท่านั้น) และสามารถจ่ายหรือรับกระแสได้ไม่เกิน 40mA ได้ถูกนำมาขยายสัญญาณไซน์แอมพลิจูดขนาด $100\mu\text{V}$ เพื่อให้ได้สัญญาณไซน์ที่มีเฟสคงเดิมและแอมพลิจูดขนาด 1V โดยมีโหลดขนาด 20Ω (ใช้ไฟเลี้ยงคู่ $\pm 5\text{V}$) ต่อตั้งแสดงในรูป แต่เกิดปัญหาสำคัญคือมีความผิดเพี้ยนของสัญญาณเกิดขึ้นและมีการคลิป์ (clipping) ของสัญญาณร่วมด้วย

(ก) ให้หาระดับสัญญาณที่เอาต์พุทที่ทำให้เกิดการคลิป์ (๒ คะแนน)


(ข) เมื่อลดระดับสัญญาณไซน์ที่อินพุทลงจนมีขนาดเล็กมากจนไม่เกิดการคลิป์แต่ก็ปรากฏว่าสัญญาณที่เอาต์พุทยังคงเกิดความเพี้ยนไม่ได้เป็นสัญญาณไซน์ ให้อธิบายสั้นๆ ว่าเป็นมาจากสาเหตุใด (๑ คะแนน)

(ค) ให้นักศึกษาทำการออกแบบวงจรใหม่โดยยังคงมีการขยายแบบไม่กลับเฟสด้วยอัตราขยายอย่างน้อย 10000 เท่า โดยไม่ให้เกิดความเพี้ยนและไม่ให้มีการคลิป์

- โดยให้ใช้ออปแอมป์ชนิดเดียวกับในรูปที่ 1.2 ได้จำนวนไม่เกิน 3 ตัว
- ตัวต้านทานที่ตัวก็ได้ตามความเหมาะสม
- โดยสมมติว่าได้นำออปแอมป์และตัวต้านทานที่เหมาะสมมาต่อให้เป็นระบบป้อนกลับลบแล้วสามารถสร้างวงจรขยายเชิงเส้นที่มีอัตราขยายขนาดมากที่สุดคือ 150 เท่า (๗ คะแนน)


แนวคิดที่ช่วยในการออกแบบ (hints): เราสามารถเพิ่มความสามารถในการจ่ายหรือรับกระแสที่เอาต์พุทของออปแอมป์ได้เป็นสองเท่าโดยการนำออปแอมป์มาต่อขนานกัน (นำ pin ที่ชื่อเหมือนกันของออปแอมป์สองตัวมาต่อกันทุก pin)

(รวมทั้งหมด 10 คะแนน)



หมายเหตุ: ไม่มีคะแนนสำหรับการออกแบบที่ไม่แสดงผลหรือไม่มีการวิเคราะห์ประกอบ

2. จากรูปที่ 1.3 จงหาสัญญาณแรงดันเอาต์พุต v_{out} ว่ามีความสัมพันธ์อย่างไรกับสัญญาณแรงดัน v_1, v_2, v_3, v_4, v_5 และ v_6 โดยติดคำตอบให้อยู่ในรูปของพารามิเตอร์ $R_1, R_2, R_3, R_4, R_5, R_6$ และ R_F ได้ โดยที่สมมติว่าออปแอมป์เป็นอุดมคติ (5 คะแนน)




รูปที่ 1.3

3.

จากวงจรในรูปที่ 1.4(a) ให้ทำการวิเคราะห์เพื่อหาและวาดสัญญาณแรงดันที่จุด v_{o1} , v_{o2} , v_x , v_y และ v_f เมื่อสัญญาณอินพุตทั้งสองเป็นดังแสดงในรูปที่ 1.4(b) โดยมี $V_{CC} = 2.5V$, $V_{EE} = -2.5V$, $R_D = R_X = R_Y = R_Z = 10k\Omega$, $R_B = R_F = R_G = 1k\Omega$, $R_C = R_E = 2k\Omega$, และสมมติให้ β ของทรานซิสเตอร์ Q_1 มีค่าเป็นอนันต์ และออปแอมป์เป็นอุดมคติ

แนวทาง: ให้มองการประมวลสัญญาณโดย Q_1 เป็นการประมวลสัญญาณขนาดเล็กมาก

(8 คะแนน)




รูปที่ 1.4

4. จากวงจรในรูปที่ 1.5(a) ซึ่งใช้โอปแอมป์อุดมคติแต่มีอัตราขยายเพียง 10 เท่า โดยที่ $R_B = 10\text{k}\Omega$, $C_A = 10\text{nF}$ และมีสัญญาณแรงดันอินพุต v_{in} ดังแสดงในรูปที่ 1.5(b) จงวิเคราะห์เพื่อหาและวาดสัญญาณต่อไปนี้


- สัญญาณแรงดัน v_x
- สัญญาณแรงดัน v_{out}
- สัญญาณกระแส i_B

(5 คะแนน)

คำตอบ: ไม่มีคะแนนถ้าให้ $v_x = 0\text{V}$



(a)



(b)

รูปที่ 1.5

5.

ให้ใช้แนวคิดการสร้างวงจร Voltage Summing Amplifier แบบไม่กลับเฟสที่มีพื้นฐานจาก Non-inverting amplifier ในรูปที่ 1.6 เพื่อนำมาใช้สร้างวงจร Voltage Summing Amplifier สำหรับสัญญาณไซน์ขนาดเล็กมากสองสัญญาณ v_{in1} และ v_{in2} (ทั้งคู่อยู่ที่ความถี่ 1kHz) โดยให้มีความสัมพันธ์กับแรงดันเอาต์พุต v_{out} โดยประมาณเป็น


$$v_{out} \cong K \left\{ v_{in1} + \frac{v_{in2}}{2} \right\} \quad (1.3)$$

เมื่อ K คือค่าคงที่และในการออกแบบมีข้อกำหนดดังนี้

- ใช้ทรานซิสเตอร์ BJT แบบ NPN หนึ่งตัว
- ออกแบบโดยใช้ไฟเลี้ยงเดี่ยวขนาด 5 โวลต์
- ตัวต้านทานค่าใดๆ จำนวน 4 ตัว (จะไม่ใช่ก็ได้)
- ตัวเก็บประจุค่าใดๆ จำนวน 3 ตัว (จะไม่ใช่ก็ได้)
- สมมติว่า β ของทรานซิสเตอร์มีค่าเป็นอนันต์

เมื่อออกแบบแล้วให้เขียนหาค่า K ขึ้นอยู่กับค่าของอุปกรณ์ที่ใช้อย่างไร (เช่น ค่าความต้านทาน ค่าตัวเก็บประจุ และอื่นๆตามความเหมาะสม)

แนวทางการออกแบบ (hints): สามารถออกแบบวงจรโดยทำการพัฒนาจากวงจรขยายแบบ common emitter ร่วมกับหลักการ superposition ได้



รูปที่ 1.6

(7 คะแนน)


6. ให้ทำการออกแบบวงจรโดยใช้โอปแอมป์อุดมคติหนึ่งตัวและตัวต้านทานจำนวนกี่ตัวก็ได้เพื่อให้ได้สัญญาณเอาต์พุต v_{out} ดังความสัมพันธ์ตามสมการ

$$v_{out} \cong K_1 \{K_2(v_a + v_b) - K_3(v_c + v_d)\} \quad (1.4)$$

เมื่อ K_1 , K_2 และ K_3 คือค่าคงที่และแรงดัน v_a , v_b , v_c และ v_d คือสัญญาณแรงดันอินพุตจากแหล่งจ่ายสัญญาณแรงดันอุดมคติ

จากวงจรที่ออกแบบให้แสดงด้วยว่า K_1 , K_2 และ K_3 มีค่าขึ้นอยู่กับพารามิเตอร์ที่ใช้ในการออกแบบอย่างไร (เช่น ขึ้นอยู่กับค่าตัวต้านทานอย่างไร)

(8 คะแนน)



รูปที่ 1.7

มหาวิทยาลัยสงขลานครินทร์

คณะวิศวกรรมศาสตร์

การสอบกลางภาค ประจำปีการศึกษาที่ 2

ประจำปีการศึกษา 2553

วันที่ 21 ธันวาคม 2553

เวลา 09.00-12.00 น.

วิชา 210-232 Electronic Circuits and System (sec 02)

ห้อง หัวหุ่นยนต์


ทูลิตในการสอบโทษขั้นต่ำคือ ปรับตคในรายวิชาที่ทูลิตและพักการเรียน 1 ภาคการศึกษา

คำสั่ง 1. ไม่อนุญาตให้นำโน้ต ตำรา เข้าห้องสอบ

2. อนุญาตให้ใช้เครื่องคิดเลขได้

1 ก) ต้องการวงจรรจับ relay ที่มีความต้านทานของ coil 500Ω ใช้แรงดันไฟเลี้ยง 12 volt โดยรับสัญญาณ input จาก TTL ให้ออกแบบวงจร และแสดงวิธีการคำนวณ


1 ข) จากวงจรคำนวณหาค่าของกระแส I_1 , I_2 กำหนดให้ $V_{BE} = 0.7V$, $\beta = 100$



2) ออกแบบวงจร common emitter ให้มีอัตราขยาย 25 เท่า แบบ voltage divider bias มีจุดการทำงานของกระแส collector ที่ 10 mA และหา Z_{in} , Z_{out} เขียนวงจร ac equivalent: ประกอบการคำนวณ wad เเส้น DC และ AC load line ของวงจรที่ออกแบบ

3) จากวงจรกำหนดให้ $\beta = 125, V_{BE(ON)} = 0.7V, r_o = \infty$

หาจุด Q point ของแต่ละ transistor, หา overall small-signal voltage gain และหา input resistance output resistance




4) จากวงจร กำหนดให้ $R_S = 100\Omega$, $R_1 = 20k\Omega$, $R_2 = 2.2k\Omega$


$R_E = 100\Omega$, $R_C = 2k\Omega$, $C_c = 47\mu F$, $V_{CC} = 10V$

และ parameter ของ transistor $V_{BE(ON)} = 0.7V$, $\beta = 200$, $V_A = \infty$

หา corner frequency และ midband voltage gain



5)จากรูป parameters ของ transistor $\beta = 100, V_{BE(ON)} = 0.7V$ ทุกตัว สำหรับ Q1 และ Q2 มี $V_A = \infty$ ส่วน Q3และ Q4 มี $V_A = 50V$ ให้ออกแบบหาค่าความต้านทานที่ให้ $I_3 = 400\mu A$ และ $V_{CE1} = V_{CE2} = 10V$ หา differential และ common-mode nput resistance



$$g_m = \frac{I_{CQ}}{V_T}$$

$$r_\pi = \frac{V_T}{I_{BQ}} = \frac{\beta V_T}{I_{CQ}}$$

$$r_o = \frac{V_A}{I_{CQ}}$$