

มหาวิทยาลัยสงขลานครินทร์
คณะวิศวกรรมศาสตร์

การสอนกลางภาค ประจำภาคการศึกษาที่ 2
วันที่ 20 ธันวาคม 2552
วิชา 210-432 Advanced Electronics

ประจำปีการศึกษา 2552
เวลา 09.00 -12.00น.
ห้อง S203

คำสั่ง


- ข้อสอบชุดนี้มีทั้งหมด 8 ข้อ ควรตรวจสอบก่อนลงมือทำ ให้ทำเต็มความสามารถ ไม่ต้องกังวลถ้าทำไม่ครบทุกข้อ
- อนุญาตให้นำเข้ามาเครื่องเขียนและเครื่องคิดเลขเข้าห้องสอบ
- อนุญาตให้ใช้ดินสอหรือปากกาได้ในการเขียนคำตอบ
- ให้เขียนคำตอบในสมุดคำตอบ

กำหนดให้

- แรงดันเทอร์มัคเมียค่า $V_T = 26mV$ ที่อุณหภูมิห้อง $27^\circ C$
- สมมติให้มีอุทิราณซิสเตอร์แบบไบโพลาร์ (BJT) ทำงาน แรงดัน V_{BEON} จะมีค่าประมาณ 0.7 โวลต์ โดยที่ สมการความสัมพันธ์ของอุทิราณซิสเตอร์ไบโพลาร์คือ

$$I_c = I_S \exp\left(\frac{V_{be}}{V_T}\right) \quad (1.1)$$

- สมมติให้ small-signal model ของ BJT เป็นดังรูปที่ 1.1 (นอกจากจะมีการกำหนดเฉพาะ)




รูปที่ 1.1

ชื่อ: _____ รหัสประจำตัว: _____

ผู้ออกข้อสอบ: นาย ภาณุมาส คำสัตย์

1. ให้ออกแบบวงจรจ่ายกระแสคงที่ (DC current sources) สามโครงสร้างที่แตกต่างกัน โดยทุกวงจรจะต้องมีการใช้ทรานซิสเตอร์ในโพลาร์ (BJT) ร่วมกับออกป้อนปีและตัวต้านทานปรับค่าได้เพื่อความแม่นยำในการกำหนดกระแส เพื่อให้มีสามารถจ่ายกระแสให้หลอดซึ่งเป็นตัวต้านทาน R_L ที่ต้องกราวน์ดังแสดงในรูปที่ 1.2 หรือขายหลักการการทำงานของแต่ละโครงสร้างที่ออกแบบด้วย โดยที่ระบบใช้ไฟเลี้ยงเดียว (ไม่จำเป็นต้องวิเคราะห์อย่างละเอียด)

(6 คะแนน)



2. ออกแบบวงจรที่ทำการลบสัญญาณแรงดันเพื่อให้ได้ความสัมพันธ์

$$v_{out} = \frac{R_2}{R_1} (v_{in1} - v_{in2}) \quad (1.2)$$

ซึ่งอัตราขยายผลต่างไม่เขื่อนอยู่กับพารามิเตอร์ของทรานซิสเตอร์เมื่อสัญญาณอินพุทมีขนาดเล็กมากโดยใช้

- ไฟเลี้ยง หรือไฟเลี้ยงเดียว ก็ได้
- ทรานซิสเตอร์ชนิดเอ็นพีเอ็น หรือพีเอ็นพีจำนวนกี่ตัวก็ได้
- ตัวต้านทานจำนวนกี่ตัวก็ได้
- ไม่อนุญาตให้ใช้แหล่งจ่ายกระแสอุดมคติใดๆ ในวงจร
- ไม่อนุญาตให้ใช้ตัวเก็บประจุขนาดใหญ่
- การไปอัสดของวงจรต้องสามารถทำให้เกิดการทำงานได้จริง


แนวทาง: ใช้การออกแบบของวงจรขยายผลต่างแบบ differential pair ควบคู่กับแหล่งจ่ายกระแส และวงรสระหัสท่อนกระแส ประกอบกับการใช้เทคนิค emitter degeneration

(6 คะแนน)

3. (ก) สมมติว่าทรานซิสเตอร์ที่ใช้เป็นอุปกรณ์จ่ายและรองรับกระแสไฟไม่จำกัด (ในทิศทางที่เหมาะสม) ถ้า $V_{CC} = -V_{EE} = 2.5V$, $R_E = R_C = 1k\Omega$ วงจรในรูปที่ 1.3 เป็นวงจรคลาสใด (A , B , AB) เพราะอะไร ให้อธิบายโดยละเอียดเท่าที่จะทำได้

(ข) อัตราขยายเมื่อ v_{in} มีขนาดเล็กมากกับใหญ่มาก มีขนาดเท่ากันหรือไม่ เพราะอะไร ถ้าไม่เท่ากัน กรณีไหนใหญ่กว่ากันมากน้อยกว่ากันแค่ไหน (กีเท่าตัวโดยประมาณ)

(5 คะแนน)



4. ให้ทำการวิเคราะห์ใน s domain เท่านั้น ประกอบการอธิบายว่าทราบได้อ่าย่างไรว่าระบบ phase-lock loop จะให้ความถี่จาก VCO เท่ากับความถี่ที่อินพุตได้อ่าย่างไร โดยไม่มี error เลย

แนวทาง : ให้สมมติว่าความถี่อินพุตที่เข้าไปในระบบมีค่าคงที่เท่ากับ ω_0 เรเดียนต่อวินาที (อาจ假定ว่าเป็น step function ก็ได้)

Laplace transform

$$F(s) = \int_0^\infty f(t)e^{-st} dt \quad (1.3)$$

Final-value theorem (ใช้หาค่าสัญญาณในสภาวะคงตัว – steady-state condition โดยใช้การพิจารณาใน s domain)

$$f(t)|_{t \rightarrow \infty} = \lim_{s \rightarrow 0} sF(s) \quad (1.4)$$

โดยมีความสัมพันธ์ระหว่าง phase และ frequency เป็น

$$\omega(t) = \frac{d\phi(t)}{dt} \quad (1.5)$$

(6 คะแนน)


หมายเหตุ: ไม่มีคะแนนสำหรับการวิเคราะห์ผ่านโคลเมนเวลา

5. จากระบบท่อในรูปที่ 1.4 เป็นแนวคิดที่อาศัยเทคนิคศาสโภดเพื่อเพิ่มความต้านทานเอาท์พุทที่นีหลักการของการป้อนกลับลบโดยประมาณ ได้ว่า $i_{out}/i_{in} \approx 1$ อย่างไรก็ตาม เมื่อทำการต่อวงจรริงกับโหลด $2k\Omega$ เพื่อทำการสะท้อนสัญญาณกระแสเขียนหาดเล็ก i_{in} ออกไปเป็นสัญญาณกระแสเขียนหาดเล็ก i_{out} ปรากฏว่าพบปัญหาสำคัญของวงจรสะท้อนกระแสโครงสร้างแบบในรูปที่ 1.4 คือแรงดันเออร์ (Early's Voltage) มีค่าไม่สูงทำให้ความต้านทานเอาท์พุทมีค่าไม่สูงพอ จงทำให้ความต้านทานที่เอาท์พุทของวงจรสูงขึ้น

- (ก) โดยใช้ทรานซิสเตอร์อีนพีเอ็นหนึ่งตัว และแรงดันคงที่ค่าใดๆ ก็ได้หนึ่งชุด
- (ข) โดยใช้อปแอมป์อุดมคติหนึ่งตัว และแรงดันคงที่ค่าใดๆ ก็ได้หนึ่งชุด (อปแอมป์จะเป็นต้องใช้ไฟเลี้ยง)

ให้อธิบายการออกแบบเพื่อให้เข้าใจว่างจรสามารถทำงานได้ดีขึ้นจริง (ไม่จำเป็นต้องทำการแสดง เน้นที่แนวคิดและการนำไปสู่ความสามารถทำให้วงจรทำงานได้จริง) อนุญาตให้ใช้ไฟเลี้ยงที่สูงเท่าใดก็ได้

(5 คะแนน)



รูปที่ 1.4


6.

(ก) คัดแปลงวงจรกำเนิดสัญญาณแบบเดือนเฟส (phase-shift oscillator) ดังแสดงในรูปที่ 1.5 โดยไม่ใช้ N-Channel JFET และทรานซิสเตอร์อื่นเพิ่ม เพื่อออกแบบให้ oscillator ทำงานได้ตามปกติ (คือกำเนิดสัญญาณได้จริงที่ความถี่เดิมของในรูปที่ 1.5) โดยใช้อุปกรณ์พาสซีฟเดินที่มีอยู่ประกอบกับตัวต้านทาน ตัวเก็บประจุค่าใดๆ ก็ได้และทรานซิสเตอร์ในโพลาร์พีเอ็นพีจำนวนไม่จำกัด (สมมติว่ากระแสเบสของทรานซิสเตอร์มีค่าน้อยมากและสามารถเลบได้)

(ข) ให้เปลี่ยนวงจรที่ได้ออกแบบแล้วในข้อ (ก) เพื่อให้ได้วงจร sinusoidal oscillator แต่ให้ใช้โครงข่ายของ lowpass filterแทน highpass filter (ไม่ต้องกังวลว่าจะได้สัญญาณไหนที่ความถี่เดิมหรือไม่ ขอให้กำเนิดสัญญาณไหนได้จริงก็เพียงพอ) พร้อมทั้งแสดงระดับแรงดันในอสภายในวงจรโดยประมาณ โดยติดค่าตอบในรูปของ V_{CC} และค่าตัวต้านทาน (ให้ $V_{BEON} = 0.7V$)

(ไม่มีคะแนนสำหรับการออกแบบที่ไม่มีการวิเคราะห์และการอธิบาย)

(6 คะแนน)



รูปที่ 1.5


7.

(ก) จากรวงจรในรูปที่ 1.6 ถ้าสัญญาณแรงดันอินพุตมีขนาดเล็กมากทั้ง โหนดร่วมและโหนดต่าง จงทำการวิเคราะห์เพื่อประมาณหาอัตราขยายโหนดต่างและอัตราขยายโหนดร่วม (สมมติว่า $g_m R_E \gg 1$ และวงจรจะท่อนกระแทกต้านบนเป็นอุคุณคติ)

(ข) สมมติว่าทรานซิสเตอร์ที่ใช้เป็นอุคุณคติจ่ายและรองรับกระแสได้ไม่จำกัด (ในทิศทางที่เหมาสาม) วงจรในรูปที่ 1.6 เป็นวงจรคลาส狄ค (A, B, AB) เพราะอะไร ให้อธิบายโดยละเอียดเท่าที่จะทำได้

(ไม่มีคะแนนสำหรับการออกแบบที่ไม่มีการวิเคราะห์)

(8 คะแนน)



8. (ก) วงจรในรูปที่ 1.7 มีโอล์ดี้หรือไม่ ถ้ามีอยู่ที่ใด (ตอบอยู่ในรูปพารามิเตอร์ของแต่ละอุปกรณ์)
 (ข) และถ้ามีโอล์ดี้เรา มีวิธีการ ใดหรือไม่ที่จะขัดโอล์ดี้ออกด้วยการออกแบบวงจรที่เหมาะสม (การออกแบบ
 หมายถึงการจัดโครงสร้างที่เหมาะสมหรือการตั้งค่าพารามิเตอร์ให้มีความสัมพันธ์ที่เหมาะสม)

(8 คะแนน)

