



มหาวิทยาลัยสงขลานครินทร์

คณะวิศวกรรมศาสตร์

สอบปลายภาค: ภาคการศึกษาที่ 1

ปีการศึกษา: 2554

วันที่สอบ: 7 ตุลาคม 2554

เวลาสอบ: 09.00 – 12.00 น.

ห้องสอบ: A401 R200 S817 S201 S203

ผู้สอน: อ.มิตรชัย อ.ทวีศักดิ์ และ อ.วิศรุต

รหัสวิชาและชื่อวิชา: 241-208 Digital Systems and Logic Design

ทุจริตในการสอบ มีโทษขั้นต่ำ คือ ปรับตกในรายวิชาที่ทุจริต และพักการเรียน 1 ภาคการศึกษา

คำสั่ง: อ่านรายละเอียดของข้อสอบ และคำแนะนำให้เข้าใจก่อนเริ่มทำข้อสอบ

อนุญาต: เครื่องเขียนต่างๆ เช่น ปากกา หรือดินสอ เข้าห้องสอบ

ไม่อนุญาต: หนังสือ หรือเครื่องคิดเลขเข้าห้องสอบ และเอกสารใด ๆ เข้าและออกห้องสอบ


เวลา: 3 ชั่วโมง (180 นาที)

คำแนะนำ

- ข้อสอบมี 12 หน้า (รวมใบປะหน้า) รวมทั้งหมด 12 ข้อ 35 คะแนน คิดเป็นคะแนนเก็บ 35 %
- คำตอบส่วนใดอ่านไม่ออก จะถือว่าคำตอบนั้นผิด
- อ่านคำสั่งในแต่ละข้อให้เข้าใจก่อนลงมือทำ
- หากข้อใดเขียนตอบไม่พอ ให้เขียนเพิ่มที่ด้านหลังของหน้านั้นเท่านั้น

ชื่อ _____ รหัสนักศึกษา _____


1. จากรูปที่ 1 แสดงการเชื่อมต่อตัวถอดรหัส 74LS138 จำนวน 4 ตัว เพื่อให้ทำงานที่เป็นตัวถอดรหัสแบบ 5-to-32-line โดยมี A₀ , A₁ , A₂ , A₃ และ A₄ เป็นอินพุต งดตอบคำถามต่อไปนี้ (3 คะแนน)




1.1 เครื่องพูดใจจะทำงาน เมื่อกำหนดให้รหัสอินพุตเป็น A₄ A₃ A₂ A₁ A₀ = 10110

1.2 จงหาช่วงของอินพุตที่ทำให้ตัวถอดรหัส Z₁ , Z₂ , Z₃ , Z₄ แต่ละตัวทำงาน


2. จากรูปที่ 2 มีข้อมูลอินพุตขนาด 2 บิต สองชุดคือ A และ B จงออกแบบวงจรเปรียบเทียบขนาดของข้อมูลทั้งสองชุด โดยใช้เฉพาะลําจิกเกทพื้นฐาน (2 คะแนน)



3. จากรูปที่ 3 ก) จงเขียนสัญญาณ Q ในรูปที่ 3 ข) โดยสัญญาณ Q เริ่มต้นเป็นลอจิกศูนย์ (2 คะแนน)



รูปที่ 3 (ก)



รูปที่ 3 (ข)


4. งงให้คำจำกัดความของคำต่อไปนี้ (3 คะแนน)

- 4.1 Propagation Delay time
 - 4.2 Power Dissipation
 - 4.3 Synchronous Counter
 - 4.4 Asynchronous Counter
 - 4.5 Setup Time
 - 4.6 Hold Time

5. จากรูปสมมติเมื่อต่อวงจรและป้อนแหล่งจ่ายไฟให้กับวงจรแล้ว กำหนดให้สัญญาณ Q และ \bar{Q} เป็นโลจิก 0 และ 1 ตามลำดับ งดตอบคำตามต่อไปนี้ (4 คะแนน)

5.1 หากป้อนสัญญาณ EN ในรูปเป็นลอจิก HIGH และป้อนสัญญาณที่ S เป็นลอจิก H และ R เป็นลอจิก L แล้ว จะเขียนลอจิกที่ XA (10) (9) (12) (13) (8) และ (11) ตามลำดับ

5.2 จงเขียนตารางสัจพจน์สรุปการทำงานของวงจรทั้ง 8 กรณี



6. กำหนดให้ใช้ J-K พลิปฟล็อกแบบกระตุ้นด้วยของข่างของสัญญาณนาฬิกา (4 คะแนน)


6.1 จงแสดงวิธีออกแบบวงจรอะซิงโกร์นัสนับ 60 แบบนับขึ้น

6.2 ถ้าพลิปฟล็อกทุกตัวมีค่าเวลาหน่วงเฉลี่ย 40 นาโนวินาที จงประมาณการณ์ว่าบิตบันสุดของวงจรนับที่ออกแบบได้จะถูกหน่วงไปกี่วินาที

7. วงจร 4-bit Synchronous Counter ที่สามารถนับแบบ modulo-12 (3 คะแนน)

8. จงออกแบบและเขียน State Diagram ของวงจรนับต่อไปนี้ เมื่อกำหนดให้ สถานะเริ่มต้นของการนับ คือ 1001
 8.1 วงจรนับจอห์นสัน (Johnson Counter) (4 คะแนน)
 8.2 วงจรนับวงแหวน (Ring Counter)

9. นักศึกษาคนหนึ่งได้ศึกษา Data Sheet ของไอซีเบอร์ 74LS195 ซึ่งเป็นรีจิสเตอร์เลื่อนขนาด 4 บิต ที่รูปวงจรดังแสดงในรูปที่ 9 ก) จงเขียนสัญญาณเอาต์พุต Q_0-Q_3 ในรูปที่ 9 ข) (3 คะแนน)




รูปที่ 9 ก)

หมายเหตุ

 \overline{MR} คือสัญญาณ CLR P_0-P_3 คือสัญญาณ D_0-D_3


CP คือสัญญาณ CLK

 \overline{PE} คือสัญญาณ SH/LD

รูปที่ 9 (ข)

10. รูปที่ 10 เป็นวงจรจำลองส่วนอินเตอร์เฟสภายนอกของคอมพิวเตอร์แบบ 8 บิต (I/O 0-7) ซึ่งรับและส่งข้อมูล กับอุปกรณ์ภายนอก ที่ขา I/O 0- I/O 7 ต่อกับวงจรบันฟเฟอร์แบบสามสเต็ท ดังรูป โดยมีบัสข้อมูลแบบ 8 บิต เป็นบัสให้สัญญาณดิจิตอลข้อมูลเดินทาง จากวงคุमของวงจรบันฟเฟอร์ทุกตัว (SND/RCV) จะเข้ามายังต่อ กับ สัญญาณควบคุมรับส่งตามรูป จงหาค่าทิศทางของสัญญาณข้อมูลในกรณีที่ป้อนລອງຈິກ HIGH และ LOW ที่ขา ควบคุม SND/RCV (2 คะแนน)

(2 คะแนน)



ចំណាំ 10

11. จงออกแบบวงจรจาก CMOS Transistor เมื่อ $Out = \overline{A \oplus B}$, $\oplus = XOR$ (3 คะแนน)

12. จงสังเคราะห์เกตชนิด NOR ที่มี 2 อินพุต จากทรานซิสเตอร์แบบซีมอส (ทำงานแบบอุคณคติ) จงแสดงตารางความจริงพร้อมทั้งเขียนอธิบายการทำงานของวงจร โดยละเอียด (2 คะแนน)
