


ชื่อ-สกุล.....เลขประจำตัว.....section.....



มหาวิทยาลัยสงขลานครินทร์

คณะวิศวกรรมศาสตร์

สอบกลางภาค: ภาคการศึกษาที่ 2

ปีการศึกษา: 2554

วันที่สอบ: 20 ธันวาคม 2554

เวลาสอบ: 13.30-16.30 น.

รหัสวิชา: 241-210

ห้องสอบ: R๒๐๐, S-๒๐1, S-1๐1
หัวชั้น

ชื่อวิชา: Microprocessor Architectures and the Assembly Language

อ่านรายละเอียดของข้อสอบ และคำแนะนำให้เข้าใจก่อนเริ่มทำข้อสอบ

เวลา: 3 ชั่วโมง (180 นาที)

รายละเอียดของข้อสอบ: ข้อสอบมีทั้งหมด 9 หน้า

ไม่อนุญาต: กระดาษโน้ต สมุดจด หนังสือ และเครื่องคิดเลข

คำสั่ง:

- **ให้ทำทุกข้อ** คำตอบทั้งหมดจะต้องเขียนลงในข้อสอบ
- ห้ามหยิบยืมสิ่งใดๆ ทั้งสิ้นจากผู้อื่น เว้นแต่ผู้คุมสอบจะหยิบยืมให้
- ห้ามนำส่วนหนึ่งส่วนใดของข้อสอบออกจากห้องสอบ
- ผู้ประสงค์จะออกจากห้องสอบก่อนหมดเวลาสอบ **แต่ต้องไม่น้อยกว่า 30 นาที** ใหยกมือขออนุญาตจากผู้คุมสอบก่อนจะลุกจากที่นั่ง
- เมื่อหมดเวลาสอบ ผู้เข้าสอบต้องหยุดการเขียนใดๆ ทั้งสิ้น
- เขียนชื่อ, รหัสและหมายเลข Section ให้ชัดเจนในข้อสอบ **ทุกแผ่น** แผ่นใดไม่เขียนหรือเขียนไม่ครบจะถูกตัดคะแนนแผ่นละ 1 คะแนน
- คำตอบส่วนใดอ่านไม่ออก จะถือว่าคำตอบนั้นผิด
- อ่านคำสั่งเพิ่มเติมในแต่ละข้อให้ชัดเจน

ทุจริตในการสอบ โทษขั้นต่ำคือ ปรับตกในรายวิชาที่ทุจริต และพักการเรียน 1 ภาคการศึกษา

ผู้ออกข้อสอบ



 ดร. ปัญญยศ ไชยกาฬ

ชื่อ-สกุล.....เลขประจำตัว.....section.....

1. จงอธิบายความหมายของนิยามต่อไปนี้ (5 คะแนน)

- Mnemonic.....
-
- Bus.....
-
- Instruction Fetching.....
-
- Instruction Register.....
-
- Assembler.....
-
- Subroutine.....
-
- Opcode.....
-
- Operand.....
-

2. กำหนดให้ก่อนรันโปรแกรมหน่วยความจำ SRAM ของ AVR ตำแหน่ง 0x100-0x103 มีค่า 0xF0, 0xF2, 0x37, 0x51 ตามลำดับ จงแสดงค่าในหน่วยความจำและรีจิสเตอร์หลังรันโปรแกรมต่อไปนี้ (5 คะแนน)

```

ldi ZH, 0x01
ldi ZL, 0x00
ld r1, Z+
ld r2, Z+
ld r3, -Z
add r3, r1
brcs AAA
sbc r1, r2
AAA:
st -Z, r1
st Z+, r2

```

- r1=.....mem[0x100].....
- r2=.....mem[0x101].....
- r3=.....mem[0x102].....
- ZH=.....mem[0x103].....
- ZL=.....

ชื่อ-สกุล.....เลขประจำตัว.....section.....

3. จงกาเครื่องหมาย ✕ หน้าคำสั่งที่ไม่ใช่คำสั่งที่ถูกต้องของซีพียู AVR (5 คะแนน)

.....ADD	R21, R21
.....INC	PORTC
.....PUSH	DDRC
.....POP	DDRD
.....TST	R16, R24
.....PUSH	R16, R20
.....ADC	R26, 30
.....MUL	R30, R31
.....ADD	ZL, ZH
.....COM	PORTB
.....LPM	R30, Z

4. จงตอบคำถามต่อไปนี้ (7 คะแนน)

- Flash memory ต่างจาก EEPROM อย่างไร.....
-
- กำหนดให้ ซีพียู ATmega88A มี SRAM ภายในเท่ากับ 1 กิโลไบต์ ค่าของรีจิสเตอร์ SP ของซีพียู ดังกล่าวหลังการรีเซ็ตมีค่าเป็นเท่าใด.....
- ค่าระดับแรงดันเลี้ยงซีพียู มีผลต่อความถี่ในการทำงานของ AVR อย่างไร.....
-
- จงบอกหน้าที่การทำงานของวงจร Watchdog timer.....
-
- จงบอกข้อดีข้อเสียของสร้างความถี่สัญญาณนาฬิกาของ AVR ด้วยวิธีการต่อ Crystal Oscillator....
-
- การใช้วงจร Power-on reset ภายในซีพียู AVR มีข้อดีข้อเสียอย่างไร.....
-
- ไฟล์ที่ได้จากการแอสเซมเบลอร์ภาษาแอสเซมบลีของ AVR มีนามสกุลอะไร.....
- DMA คืออะไร มีประโยชน์อย่างไรในระบบคอมพิวเตอร์.....
-
- ยกตัวอย่างสถาปัตยกรรมไมโครคอนโทรลเลอร์มาอย่างน้อย 4 สถาปัตยกรรม.....
-
- เพราะเหตุใดจึงกล่าวว่า AVR เป็นซีพียูขนาด 8 บิต.....
-
- รีจิสเตอร์ DDRC ทำหน้าที่อะไรในซีพียู AVR.....
-

ชื่อ-สกุล.....เลขประจำตัว.....section.....

6. จงหาค่าในรีจิสเตอร์และหน่วยความจำของซีพียู AVR หลังจากเสร็จสิ้นการรันโปรแกรมภาษาแอสเซมบลีต่อไปนี้ (10 คะแนน)

```
.cseg
.org 0x00
RESET:    rjmp   RESET
          ldi    ZH, high(TABLE1)
          ldi    ZL, low(TABLE1)
          ldi    R21, 0xFF
          ldi    R22, 0x0F
          ldi    R23, 0x55
          ldi    R24, 0x7E
          ldi    R25, 0xF0
          ldi    R26, 0x3D
          mov   R27, R25

          st    Z+, R21
          st    Z+, R22
          st    -Z, R23
          st    -Z, R25
          push R25
          push R26
          eor   R22, R21
          or    R23, R21
          and   R24, R21
          neg   R25
          com   R26
          pop   R28
          pop   R29

.dseg
.org 0x504
TABLE1:   .byte 20
```

- R30=.....
- R31=.....
- R21=.....
- R22=.....
- R23=.....
- R24=.....
- R25=.....
- R26=.....
- R27=.....
- R28=.....
- R29=.....
- SRAM[0x504].....
- SRAM[0x505].....

Mnemonics	Operands	Description	Operation	Flags	#Clocks
ARITHMETIC AND LOGIC INSTRUCTIONS					
			$Rd \leftarrow Rd + Rr$	Z,C,N,V,H	1
ADD	Rd, Rr	Add two Registers	$Rd \leftarrow Rd + Rr + C$	Z,C,N,V,H	1
ADC	Rd, Rr	Add with Carry two Registers	$Rd:Rd \leftarrow Rd:Rd + K$	Z,C,N,V,S	2
ADIW	Rd,K	Add Immediate to Word	$Rd \leftarrow Rd + Rr$	Z,C,N,V,H	1
SUB	Rd, Rr	Subtract two Registers	$Rd \leftarrow Rd - K$	Z,C,N,V,H	1
SUBI	Rd, K	Subtract Constant from Register	$Rd \leftarrow Rd - Rr - C$	Z,C,N,V,H	1
SBC	Rd, Rr	Subtract with Carry two Registers	$Rd \leftarrow Rd - K - C$	Z,C,N,V,S	2
SBCI	Rd, K	Subtract with Carry Constant from Reg.	$Rd:Rd \leftarrow Rd:Rd - K$	Z,N,V	1
SBIW	Rd,K	Subtract Immediate from Word	$Rd \leftarrow Rd \cdot Rr$	Z,N,V	1
AND	Rd, Rr	Logical AND Registers	$Rd \leftarrow Rd \cdot K$	Z,N,V	1
ANDI	Rd, K	Logical AND Register and Constant	$Rd \leftarrow Rd \vee Rr$	Z,N,V	1
OR	Rd, Rr	Logical OR Registers	$Rd \leftarrow Rd \vee K$	Z,N,V	1
ORI	Rd, K	Logical OR Register and Constant	$Rd \leftarrow Rd \oplus Rr$	Z,C,N,V	1
EOR	Rd, Rr	Exclusive OR Registers	$Rd \leftarrow 0xFF - Rd$	Z,C,N,V,H	1
COM	Rd	One's Complement	$Rd \leftarrow Rd \vee K$	Z,N,V	1
NEG	Rd	Two's Complement	$Rd \leftarrow Rd * (0xFF - K)$	Z,N,V	1
SBR	Rd,K	Set Bit(s) in Register	$Rd \leftarrow Rd + 1$	Z,N,V	1
CBR	Rd,K	Clear Bit(s) in Register	$Rd \leftarrow Rd - 1$	Z,N,V	1
INC	Rd	Increment	$Rd \leftarrow Rd * Rd$	Z,N,V	1
DEC	Rd	Decrement	$Rd \leftarrow 0xFF$	Z,C	2
TST	Rd	Test for Zero or Minus	$R1:R0 \leftarrow Rd \times Rr$	Z,C	2
CLR	Rd	Clear Register	$R1:R0 \leftarrow Rd \times Rr$	Z,C	2
SER	Rd	Set Register	$R1:R0 \leftarrow (Rd \times Rr) \ll 1$	Z,C	2
MUL	Rd, Rr	Multiply Unsigned	$R1:R0 \leftarrow (Rd \times Rr) \ll 1$	Z,C	2
MULS	Rd, Rr	Multiply Signed	$R1:R0 \leftarrow (Rd \times Rr) \ll 1$	Z,C	2
MULSU	Rd, Rr	Multiply Signed with Unsigned	$R1:R0 \leftarrow (Rd \times Rr) \ll 1$	Z,C	2
FMUL	Rd, Rr	Fractional Multiply Unsigned	$R1:R0 \leftarrow (Rd \times Rr) \ll 1$	Z,C	2
FMULS	Rd, Rr	Fractional Multiply Signed			
FMULSU	Rd, Rr	Fractional Multiply Signed with Unsigned			
BRANCH INSTRUCTIONS					
RJMP	k	Relative Jump	$PC \leftarrow PC + k + 1$	None	2
IJMP		Indirect Jump to (Z)	$PC \leftarrow Z$	None	3
JMP ^(*)	k	Direct Jump	$PC \leftarrow k$	None	3
RCALL	k	Relative Subroutine Call	$PC \leftarrow PC + k + 1$	None	3
ICALL		Indirect Call to (Z)	$PC \leftarrow Z$	None	4
CALL ^(*)	k	Direct Subroutine Call	$PC \leftarrow k$	None	4
RET		Subroutine Return	$PC \leftarrow STACK$	I	4
RETI		Interrupt Return	$PC \leftarrow STACK$	None	1/2/3
CPSE	Rd,Rr	Compare, Skip if Equal	if (Rd = Rr) $PC \leftarrow PC + 2$ or 3	Z, N,V,C,H	1
CP	Rd,Rr	Compare	$Rd - Rr$	Z, N,V,C,H	1
CPC	Rd,Rr	Compare with Carry	$Rd - Rr - C$	Z, N,V,C,H	1
CPC	Rd,Rr	Compare Register with Immediate	$Rd - K$	None	1/2/3
CPI	Rd,K	Skip if Bit in Register Cleared	if (Rr(b)=0) $PC \leftarrow PC + 2$ or 3	None	1/2/3
SBRC	Rr, b	Skip if Bit in Register is Set	if (Rr(b)=1) $PC \leftarrow PC + 2$ or 3	None	1/2/3
SBRSC	Rr, b	Skip if Bit in I/O Register Cleared	if (P(b)=0) $PC \leftarrow PC + 2$ or 3	None	1/2/3
SBRS	P, b	Skip if Bit in I/O Register is Set	if (P(b)=1) $PC \leftarrow PC + 2$ or 3	None	1/2
SBIS	P, b	Skip if Bit in I/O Register is Set	if (SREG(s) = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRBS	s, k	Branch if Status Flag Set	if (SREG(s) = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRBC	s, k	Branch if Status Flag Cleared	if (Z = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BREQ	k	Branch if Equal	if (Z = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRNE	k	Branch if Not Equal	if (Z = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRCS	k	Branch if Carry Set	if (C = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRCC	k	Branch if Carry Cleared	if (C = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRSH	k	Branch if Same or Higher	if (C = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRLO	k	Branch if Lower	if (C = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRMI	k	Branch if Minus	if (N = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRPL	k	Branch if Plus	if (N = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRGE	k	Branch if Greater or Equal, Signed	if (N \oplus V = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRLT	k	Branch if Less Than Zero, Signed	if (N \oplus V = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRHS	k	Branch if Half Carry Flag Set	if (H = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRHC	k	Branch if Half Carry Flag Cleared	if (H = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRTS	k	Branch if T Flag Set	if (T = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRTC	k	Branch if T Flag Cleared	if (T = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRVS	k	Branch if Overflow Flag is Set	if (V = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRVC	k	Branch if Overflow Flag is Cleared	if (V = 0) then $PC \leftarrow PC + k + 1$	None	1/2

ชื่อ-สกุล.....เลขประจำตัว.....section.....

Mnemonics	Operands	Description	Operation	Flags	#Clocks
BRIE	k	Branch if Interrupt Enabled	if (I = 1) then PC ← PC + k + 1	None	1/2
BRID	k	Branch if Interrupt Disabled	if (I = 0) then PC ← PC + k + 1	None	1/2
BIT AND BIT-TEST INSTRUCTIONS					
SBI	P,b	Set Bit in I/O Register	I/O(P,b) ← 1	None	2
CBI	P,b	Clear Bit in I/O Register	I/O(P,b) ← 0	None	2
LSL	Rd	Logical Shift Left	Rd(n+1) ← Rd(n), Rd(0) ← 0	Z,C,N,V	1
LSR	Rd	Logical Shift Right	Rd(n) ← Rd(n+1), Rd(7) ← 0	Z,C,N,V	1
ROL	Rd	Rotate Left Through Carry	Rd(0) ← C, Rd(n+1) ← Rd(n), C ← Rd(7)	Z,C,N,V	1
ROR	Rd	Rotate Right Through Carry	Rd(7) ← C, Rd(n) ← Rd(n+1), C ← Rd(0)	Z,C,N,V	1
ASR	Rd	Arithmetic Shift Right	Rd(n) ← Rd(n+1), n=0...6	None	1
SWAP	Rd	Swap Nibbles	Rd(3...0) ← Rd(7...4), Rd(7...4) ← Rd(3...0)	SREG(s)	1
BSET	s	Flag Set	SREG(s) ← 1	SREG(s)	1
BCLR	s	Flag Clear	SREG(s) ← 0	T	1
BST	Rr, b	Bit Store from Register to T	T ← Rr(b)	None	1
BLD	Rd, b	Bit load from T to Register	Rd(b) ← T	C	1
SEC		Set Carry	C ← 1	C	1
CLC		Clear Carry	C ← 0	N	1
CLN		Set Negative Flag	N ← 1	N	1
SEN		Clear Negative Flag	N ← 0	Z	1
CLN		Set Zero Flag	Z ← 1	Z	1
SEZ		Clear Zero Flag	Z ← 0	I	1
CLZ		Global Interrupt Enable	I ← 1	I	1
SEI		Global Interrupt Disable	I ← 0	S	1
CLI		Set Signed Test Flag	S ← 1	S	1
SES		Clear Signed Test Flag	S ← 0	V	1
CLS		Set Twos Complement Overflow	V ← 1	V	1
SEV		Clear Twos Complement Overflow	V ← 0	T	1
CLV		Set T in SREG	T ← 1	T	1
SET		Clear T in SREG	T ← 0	H	1
CLT		Set Half Carry Flag in SREG	H ← 1	H	1
SEH		Clear Half Carry Flag in SREG	H ← 0		
CLH					
DATA TRANSFER INSTRUCTIONS					
MOV	Rd, Rr	Move Between Registers	Rd ← Rr	None	1
MOVW	Rd, Rr	Copy Register Word	Rd+1:Rd ← Rr+1:Rr	None	1
LDI	Rd, K	Load Immediate	Rd ← K	None	2
LD	Rd, X	Load Indirect	Rd ← (X), X ← X + 1	None	2
LD	Rd, X+	Load Indirect and Post-Inc.	X ← X - 1, Rd ← (X)	None	2
LD	Rd, -X	Load Indirect and Pre-Dec.	Rd ← (Y)	None	2
LD	Rd, Y	Load Indirect	Rd ← (Y), Y ← Y + 1	None	2
LD	Rd, Y+	Load Indirect and Post-Inc.	Y ← Y - 1, Rd ← (Y)	None	2
LD	Rd, -Y	Load Indirect and Pre-Dec.	Rd ← (Y + q)	None	2
LDD	Rd, Y+q	Load Indirect with Displacement	Rd ← (Z)	None	2
LD	Rd, Z	Load Indirect	Rd ← (Z), Z ← Z + 1	None	2
LD	Rd, Z+	Load Indirect and Post-Inc.	Z ← Z - 1, Rd ← (Z)	None	2
LD	Rd, -Z	Load Indirect and Pre-Dec.	Rd ← (Z + q)	None	2
LDD	Rd, Z+q	Load Indirect with Displacement	Rd ← (k)	None	2
LDS	Rd, k	Load Direct from SRAM	(X) ← Rr	None	2
ST	X, Rr	Store Indirect	(X) ← Rr, X ← X + 1	None	2
ST	X+, Rr	Store Indirect and Post-Inc.	X ← X - 1, (X) ← Rr	None	2
ST	-X, Rr	Store Indirect and Pre-Dec.	(Y) ← Rr	None	2
ST	Y, Rr	Store Indirect	(Y) ← Rr, Y ← Y + 1	None	2
ST	Y+, Rr	Store Indirect and Post-Inc.	Y ← Y - 1, (Y) ← Rr	None	2
ST	-Y, Rr	Store Indirect and Pre-Dec.	(Y + q) ← Rr	None	2
STD	Y+q, Rr	Store Indirect with Displacement	(Z) ← Rr	None	2
ST	Z, Rr	Store Indirect	(Z) ← Rr, Z ← Z + 1	None	2
ST	Z+, Rr	Store Indirect and Post-Inc.	Z ← Z - 1, (Z) ← Rr	None	2
ST	-Z, Rr	Store Indirect and Pre-Dec.	(Z + q) ← Rr	None	2
STD	Z+q, Rr	Store Indirect with Displacement	(k) ← Rr	None	3
STS	k, Rr	Store Direct to SRAM	R0 ← (Z)	None	3
LPM		Load Program Memory	Rd ← (Z)	None	3
LPM	Rd, Z	Load Program Memory	Rd ← (Z), Z ← Z + 1	None	-
LPM	Rd, Z+	Load Program Memory and Post-Inc	(Z) ← R1:R0	None	1
SPM		Store Program Memory	Rd ← P	None	1
IN	Rd, P	In Port	P ← Rr	None	1
OUT	P, Rr	Out Port	STACK ← Rr	None	2
PUSH	Rr	Push Register on Stack			

ชื่อ-สกุล.....เลขประจำตัว.....section.....

Mnemonics	Operands	Description	Operation	Flags	#Clocks
POP	Rd	Pop Register from Stack	Rd ← STACK	None	2
MCU CONTROL INSTRUCTIONS					
NOP		No Operation	(see specific descr. for Sleep function)	None	1
SLEEP		Sleep	(see specific descr. for WDR/timer)	None	1
WDR		Watchdog Reset	For On-chip Debug Only	None	N/A
BREAK		Break			

7	0	Addr.	
	R0	0x00	
	R1	0x01	
	R2	0x02	
	...		
	R13	0x0D	
	R14	0x0E	
	R15	0x0F	
	R16	0x10	
	R17	0x11	
	...		
	R26	0x1A	X-register Low Byte
	R27	0x1B	X-register High Byte
	R28	0x1C	Y-register Low Byte
	R29	0x1D	Y-register High Byte
	R30	0x1E	Z-register Low Byte
	R31	0x1F	Z-register High Byte

Syntax:

.DEF Symbol=Register

Example:

```
.DEF temp=R16
.DEF ior=R0
.CSEG
.ORG 0x67
    ldi    temp,0xf0    ; Load 0xf0 into temp register
    in     ior,0x3f     ; Read SREG into ior register
    eor    temp,ior     ; Exclusive or temp and ior
```

Syntax:

LABEL: .BYTE expression

Example:

```
.DSEG
    var1: .BYTE 1      ; reserve 1 byte to var1
    table: .BYTE tab_size ; reserve tab_size bytes
.CSEG
    ldi    r30,low(var1) ; Load Z register low
    ldi    r31,high(var1) ; Load Z register high
    ld     r1,Z         ; Load VAR1 into register 1
```