Name: _____ Student ID: _____

มหาวิทยาลัยสงขลานครินทร์

คณะวิศวกรรมศาสตร์

สอบปลายภาค: ภาคการศึกษาที่ 1 **ปีการศึกษา:** 2555

วันที่สอบ: 7 ตุลาคม 2555 **เวลาสอบ:** 13.30-16.30 น.

รหัสวิชา: 241-307 **ห้องสอบ:** S104, A201, R200

ชื่อวิชา: Computer Systems Architectures and Organizations

อ่านรายละเอียดของข้อสอบ และคำแนะนำให้เข้าใจก่อนเริ่มทำข้อสอบ

เวลา: 3 ชั่วโมง (180 นาที)

รายละเอียดของข้อสอบ: ข้อสอบมีทั้งหมด 1 หน้า

อนุญาต: เครื่องเขียนต่างๆ เช่น ปากกา หรือดินสอ

ไม่อนุญาต: เครื่องคิดเลข และเอกสารใดๆ

คำสั่ง:

- **ให้ทำทุกข้อ** คำตอบทั้งหมดจะต้องเขียนลงในข้อสอบ
- ห้ามหยิบยืมสิ่งใดๆ ทั้งสิ้นจากผู้อื่น เว้นแต่ผู้คุมสอบจะหยิบยืมให้
- ห้ามนำส่วนหนึ่งส่วนใดของข้อสอบออกจากห้องสอบ
- ผู้ประสงค์จะออกจากห้องสอบก่อนหมดเวลาสอบ **แต่ต้องไม่น้อยกว่า 30 นาที** ให้ยกมือขออนุญาตจากผู้คุมสอบก่อนจะลุกจากที่นั่ง
- เมื่อหมดเวลาสอบ ผู้เข้าสอบต้องหยุดการเขียนใดๆ ทั้งสิ้น
- เขียนชื่อและ รหัส ให้ชัดเจนในข้อสอบ **ทุกแผ่น** แผ่นใดไม่เขียนหรือเขียนไม่ครบจะถูกตัดคะแนนแผ่นละ 1 คะแนน
- อ่านคำสั่งเพิ่มเติมในแต่ละข้อให้ชัดเจน คำตอบส่วนใดอ่านไม่ออก จะถือว่าคำตอบนั้นผิด

ทุจริตในการสอบ โทษขั้นต่ำคือ ปรับตกในรายวิชาที่ทุจริต และพักการเรียน 1 ภาคการศึกษา

ผู้ออกข้อสอบ
ดร. ปัญญยศ ไชยกาฬ
ดร. พัชรี เทพนิมิตร

Name: _____ Student ID: _____

1. จงอธิบายความแตกต่างของคำสั่งบวกใน CPU1, CPU2 และ CPU3 พร้อมทั้งระบุข้อดี-ข้อเสียของรูปแบบคำสั่งในแต่ละ CPU (4 คะแนน)

CPU1 : ADD Rx,Ry,Rz
CPU2 : ADD Rx,Ry
CPU3 : ADD Rx

2. การเรียกใช้ Subroutine CALL เกี่ยวข้องอย่างไรกับ stack memory และ คำสั่ง RETURN (2 คะแนน)

Name: _____ Student ID: _____

3. จงแปลงโปรแกรมภาษา C ให้อยู่ในรูปแบบคำสั่งของ CPU-F (4 คะแนน)

```
i = 0;
do{
        a = b[i];
        if (a >= 5)
                i += 2;
        else
                i += 1;
} while (i<50)
```

คำแนะนำ ดูตารางชุดคำสั่งของ CPU-F ท้ายข้อสอบ

กำหนดให้ ตำแหน่งของหน่วยความจำที่เก็บค่าตัวแปรดังนี้

i -> Mem[100], a -> Mem[101], b[0] -> Mem[102], ... , b[50] -> Mem[152]

Name: _____ Student ID: _____

4. จงอธิบายความหมายของ Addressing Modes รวมทั้งบอกความแตกต่างระหว่าง Immediate Addressing Mode, Direct Addressing Mode, Indirect Addressing Mode และ Register Addressing Mode พร้อมทั้งยกตัวอย่าง Addressing mode ในแต่ละแบบ จากชุดคำสั่งของ CPU-F (5 คะแนน)

5. จงอธิบายวิธีการ Pipeline และอธิบายถึงปัญหาที่เกิดขึ้นในแง่ของ Structural Hazard, Data Hazard และ Control Hazard พร้อมทั้งวิธีแก้ไข (6 คะแนน)

Name: _____ Student ID: _____

6. จากรูปที่ 1 จงอธิบายการทำ Register Windows ของ RISC (3 คะแนน)



รูปที่ 1

Name: _____ Student ID: _____

7. จากโปรแกรม

100	INC	R_B	// $R_B \leftarrow R_B + 1$
101	ADD	R_A, R_B, R_C	// $R_A \leftarrow R_B + R_C$
102	STORE	[200], R_A	// MEM[200] $\leftarrow R_A$
103	BR	107	
104	LOAD	R_B, [201]	// $R_B \leftarrow$ MEM[201]
105	LOAD	R_C, [202]	// $R_C \leftarrow$ MEM[202]
106	SUB	R_A, R_B, R_C	// $R_A \leftarrow R_B - R_C$
107	MUL	R_D, R_B, R_C	// $R_D \leftarrow R_B * R_C$

จงเขียน Timing diagram แสดงการทำงานในแต่ละคำสั่ง กำหนดให้ CPU แบบ RISC แบ่งการทำงานในแต่ละคำสั่ง ดังนี้

- คำสั่งทั่วไป แบ่งงานเป็น 2 ขั้น ได้แก่ I : Instruction Fetch, E : Execute
- คำสั่งที่ติดต่อกับ Memory (Load และ Store) แบ่งงานเป็น 3 ขั้น ได้แก่ I : Instruction Fetch, E : Execute, D : Memory

7.1 กรณีไม่มี pipeline (2 คะแนน)

เวลา

คำสั่ง	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18

Name: _____ Student ID: _____

7.2 กรณีซีพียูมีการทำงานแบบ pipeline (2 คะแนน)

เวลา

คำสั่ง	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18

7.3 กรณีซีพียูทำงานแบบไปป์ลายน์และมีการแก้ปัญหา branch penalty โดยใช้เทคนิค Delayed branch และมีขนาดของ Branch delay slot จำนวน 1 คำสั่ง (2 คะแนน)

เวลา

คำสั่ง	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18

Name: _____ Student ID: _____

8. เปรียบเทียบข้อดีข้อเสียของโพรเซสเซอร์แบบ Superscalar และ VLIW (3 คะแนน)

9. สมมุติให้โปรแกรม A ทำงานบนเครื่องคอมพิวเตอร์ซึ่งมีซีพียู 1 ตัวใช้เวลาเท่ากับ 2 ชั่วโมง จากการวิเคราะห์พบว่า 80 เปอร์เซนต์ของงานที่โปรแกรม A ทำสามารถเขียนให้อยู่ในแบบขนานได้ หากต้องการให้โปรแกรมดังกล่าวทำงานบนเครื่องมัลติโพรเซสเซอร์โดยใช้เวลาน้อยกว่า 22 นาที จะสามารถทำได้หรือไม่ ถ้าสามารถทำได้แล้ว จำนวนโพรเซสเซอร์ในระบบจะต้องมีอย่างน้อยกี่ตัว (4 คะแนน)

Name: _____ Student ID: _____

10. สมมุติให้เครื่องคอมพิวเตอร์ B เป็นระบบมัลติโพรเซสเซอร์ประกอบด้วย CPU-F จำนวน 4 ตัว แต่ละตัวมีแคชภายใน 8KB ระบบดังกล่าวใช้การทำ Cache coherency แบบ MESI ดังรูปที่ 2



รูปที่ 2

สมมุติให้ ณ เวลา 11.00 am สถานะของ cache line ของหน่วยความจำตำแหน่ง 100 ในซีพียูแต่ละตัวคือ

CPU1 : Invalid, CPU2: Invalid, CPU3: Invalid, CPU4: Invalid

ให้ลำดับการทำงานของแต่ละซีพียูเป็นดังต่อไปนี้

time	11.01 am	CPU1 executes instruction LOAD R0, [100]
time	11.02 am	CPU1 executes instruction STORE [100], R1
time	11.03 am	CPU2 executes instruction LOAD R1, [100]
time	11.04am	CPU3 executes instruction LOAD R1, [100]
time	11.05am	CPU4 executes instruction STORE [100], R1
time	11.06am	CPU1 executes instruction STORE [100], R4

Name: _____ Student ID: _____

จงเขียนสถานะของ cache line พร้อมทั้งการทำงานของ Cache controller ใน CPU1 ในแต่ละขั้นตอนอย่างละเอียด (6 คะแนน)

Time	การทำงานของ Cache controller ใน CPU1	สถานะของ cache line สำหรับหน่วยความจำตำแหน่ง 100 ของ CPU1
11.00am		Invalid
11.01am	Read miss, shared	Exclusive
11.02am	Write Hit	Modified
11.03am	SHR, dirty line copy back	Shared
11.04am		
11.05am		
11.06am		

11. เพราะเหตุใดซีพียู 80x86 จึงไม่แก้ปัญหา branch penalty ด้วยเทคนิค delayed branch (3 คะแนน)

Name: _____ Student ID: _____

ภาคผนวก

CPU-F จำนวนคำสั่ง ทั้งหมด 16 คำสั่ง แต่ละคำสั่งมีขนาด 2 ไบต์

รีจิสเตอร์ใช้งานทั่วไป R0-R7 ขนาด 16 bit

คำสั่ง	RTN
ADD Rz, Rx, Ry	Rz <- Rx + Ry
SUB Rz, Rx, Ry	Rz <- Rx – Ry
MUL Rz, Rx, Ry	Rz <- Rx * Ry
DIV Rz, Rx, Ry	Rz <- Rx / Ry
AND Rz, Rx, Ry	Rz <- Rx & Ry
NOR Rz, Rx, Ry	Rz <- ~ (Rx | Ry)
BRZ address	If zero then PC <- address
BRC address	If carry then PC <- address
BR address	PC <- address
LOAD Rx, [mem]	Rx <- [mem]
STORE [mem],Rx	[mem] <- Rx
LOAD Rx, data	Rx <- data
STORE [Rz+Ry], Rx	[Rz+Ry] <- Rx
LOAD Rx, [Ry+Rz]	Rx <- [Ry+Rz]
SHL Rz, Ry, num	Shift left : Rz <- Ry << num
SHR Rz, Ry, num	Shift right : Ry <- Ry >> num