

มหาวิทยาลัยสงขลานครินทร์  
คณะวิศวกรรมศาสตร์

การสอบกลางภาค ประจำภาคการศึกษาที่ 1

ประจำปีการศึกษา 2556

วันที่ 30 กรกฎาคม 2556

เวลา 13.30-16.30น.


วิชา 210-439 CMOS VLSI

ห้อง A400

คำสั่ง

1. ข้อสอบชุดนี้มีทั้งหมด 6 ข้อ ควรตรวจสอบก่อนลงมือทำ
2. อนุญาตให้นำเข้ามาเครื่องเขียนและเครื่องคิดเลขเข้าห้องสอบ
3. อนุญาตให้ใช้ดินสอหรือปากกาได้ในการเขียนคำตอบ
4. ให้เขียนคำตอบในสมุดคำตอบเท่านั้น

ถ้าไม่ได้กำหนดโดยเฉพาะอย่างใด ก็ให้假定ว่า สมมุติให้วงจรสมมูลสำหรับสัญญาณขนาดเล็กของ MOSFET เป็นดังแสดงในรูปที่ 1.1



รูปที่ 1.1

ผู้ออกข้อสอบ: นาย ภานุมาส คำสัตย์

ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ มหาวิทยาลัยสงขลานครินทร์

1. (ก) วิเคราะห์วงจรสร้างทรานซิสเตอร์แบบ NMOS และ PMOS ที่อยู่ร่วมในเทคโนโลยีเดียวกันบน substrate ชนิด  $p$  พร้อมแสดง  $W, L$  ของทรานซิสเตอร์ที่นักออกแบบสามารถปรับเปลี่ยนได้  
(ข) บอกความแตกต่างทางฟิสิกส์ระหว่างทรานซิสเตอร์แบบ ไบโพลาร์ (BJT) กับทรานซิสเตอร์แบบ มอสเฟต (MOSFET) มาอย่างน้อย 4 ประการ  
(ค) อธิบายว่าทำไนการไปอัปบอดีตของ PMOS ด้วยแรงดันที่สูงกว่าแรงดันที่ขาออกสิ่งที่ให้ขนาด  $V_{th}$  ของทรานซิสเตอร์เพิ่มขึ้น

(10 คะแนน)

2. (ก) จงพิสูจน์ว่าวงจร Inverter ในรูปที่ 1.2 สามารถนำมาออกแบบให้เป็นทรานส์istor คัตเตอร์ ( $G_m$ ) ที่เป็นเชิงเส้นได้ ให้บวกสภาวะที่เหมาสมในการออกแบบ (ขนาดของทรานซิสเตอร์หรือการใบอัลตร้า) ที่จะทำให้ได้ทรานส์istor คัตเตอร์เป็นเชิงเส้น ได้ตามต้องการ สมมติให้กระแสเดรนของทรานซิสเตอร์เป็นไปตามสมการ


$$I_d = \frac{\mu_e C_{ox} (W/L)_N}{2} (V_{gs} - V_{TN})^2 \quad (1.1)$$

$$I_d = \frac{\mu_h C_{ox} (W/L)_P}{2} (V_{sg} - |V_{TP}|)^2 \quad (1.2)$$

สำหรับทรานซิสเตอร์ NMOS และ PMOS ตามลำดับที่ทำงานอยู่ในย่าน Saturation + Strong Inversion

- (ข) เมื่อนำทรานส์istor คัตเตอร์แบบด้านเดียว (single-ended) ในข้อ (ก) มาต่อเป็นทรานส์istor คัตเตอร์แบบโคลงสร้าง pseudo differential จะต้องมีการปรับปรุงรูปแบบหรือเพิ่มอะไรมากขึ้นไปบ้างเพื่อให้วงจรสามารถใบอัลตร้าที่เอาท์พุตได้อย่างถูกต้อง ให้แสดงการออกแบบวงจรพร้อมคำอธิบาย

(10 คะแนน)



รูปที่ 1.2

3. จงวิเคราะห์หาความสัมพันธ์ของพลังงานที่สูญเสียจาก inverter ต่ำไฟเดียว  $V_{DD}$ , ความถี่  $f$  ของสัญญาณนาฬิกาและค่า capacitance  $C_L$  ของโหลด

(10 คะแนน)

4. ให้ออกแบบวงจรขยายที่มีอัตราขยายสูงขึ้นเดียว พร้อมกับเสนอการเทคนิคทางวงจรตั้งเรցดัน ไปอีสท์ที่เออาท์พุทให้ได้ค่าตามต้องการ

(8 คะแนน)

5. (ก) สมมติให้ทรานซิสเตอร์ที่อยู่ในย่าน triode และ strong inversion มีสมการความสัมพันธ์ที่อ

$$I_d = \mu_e C_{ox} \frac{W}{L} \left( (V_{gs} - V_{TH}) V_{ds} - \frac{V_{ds}^2}{2} \right) \quad (1.3)$$

ให้แสดงความเป็นไปได้ที่นำทรานซิสเตอร์ดังกล่าวมาใช้เป็นตัวต้านทานที่มองเข้าไประหว่างซอสกับเดรน ของทรานซิสเตอร์พร้อมทั้งพิสูจน์สมการของความต้านทานว่าเป็นเท่าได

(ข) ให้ออกแบบวงจรที่ใช้ triode MOS resistor ในข้อ (ก) เพื่อใช้สร้างทรานส์istor คักตอน ( $g_m$ ) ที่อาศัย เทคนิค source degeneration โดยสามารถปรับค่าทรานส์istor คักแทนซ์ได้ด้วย


(10 คะแนน)

6. จาก non-linear I-V characteristic ของ NMOS ในรูปที่ 1.3,

(ก) ถ้านำทรานซิสเตอร์ที่มีคุณสมบัติตามรูปที่ 1.3 มาออกแบบวงจร differential amplifier ใช้ข้อมูลจากตารางในรูปที่ 1.3 ให้หาแรงดันดีซีที่ drains and sources ของ M1 และ M2 ในรูปที่ 1.4 (ไม่คำนึงถึง channel-length modulation).


(ข) แรงดันที่ซอสที่ได้ในรูปที่ 1.4 จะได้เท่ากันกับเมื่อแรงดันที่เกตเป็น  $V_{g1} = V_{g2} = 1.5V$  หรือไม่? เพราะอะไร?

(7 คะแนน)



VGS (V)	0.5	0.6	0.7	0.8	0.9	1.0	1.2	1.3	1.4	1.5
ID (mA)	0.1	0.2	0.3	0.5	0.7	1.0	1.1	1.3	1.5	1.7

รูปที่ 1.3 MOS's I-V characteristic (ภาพกราฟไม่ถูกต้องตามสเกลแสดงให้เห็นแต่แนวโน้มเท่านั้น)



รูปที่ 1.4 Differential MOS amplifier