

มหาวิทยาลัยสงขลานครินทร์  
คณะวิศวกรรมศาสตร์

การสอนกลางภาค ประจำภาคการศึกษาที่ 1

วันที่ 5 ตุลาคม 2556

วิชา 210-439 CMOS VLSI

ประจำปีการศึกษา 2556


เวลา 13.30-16.30 น.

ห้อง หัวหุ่นยนต์

คำสั่ง

1. ข้อสอบชุดนี้มีทั้งหมด 4 ข้อ ควรตรวจสอบก่อนลงมือทำ
2. อนุญาตให้นำเข้าเครื่องเขียนและเครื่องคิดเลขเข้าห้องสอบ
3. อนุญาตให้ใช้ดินสอหรือปากกาที่ได้ในการเขียนคำตอบ
4. ให้เขียนคำตอบในสมุดคำตอบเท่านั้น

ถ้าไม่ได้กำหนดโดยเฉพาะสมมติให้วงจรสมมูลสำหรับสัญญาณขนาดเล็กของ MOSFET เป็นดังแสดงในรูปที่ 1.1




ผู้ออกข้อสอบ: นาย กานุมาส คำสัตย์

ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ มหาวิทยาลัยสงขลานครินทร์

1. วงจร Inverter ในรูปที่ 1.2 เมื่อนำมาออกแบบเพื่อขับสัญญาณalog ให้กับ capacitive load  $C_L$  ซึ่งมีขนาดใหญ่กว่าค่าตัวเก็บประจุด้านข้างตัวอินเวอร์เตอร์  $C_m$  อよ่ง  $k$  เท่า ( $C_L = kC_m$ ) เราจะไม่สามารถขับกระแสให้กับ capacitive load นี้ได้ให้ได้ rise time และ fall time ที่ต่ำตามต้องการนั่นเองจากทราบวิธีเดียวกันที่ออกแบบมีข้อจำกัดในการจ่ายกระแส จึงออกแบบวงจรพร้อมการวิเคราะห์โดยการใช้ Inverter นี้เป็นบล็อกพื้นฐานเพื่อสร้างชุดขับสัญญาณalog ให้โหลดคงคล่องได้ rise time และ fall time ต่ำตามต้องการและมีการหน่วงเวลา (delay) น้อยที่สุด

แนวทาง: ในการออกแบบเราจะใช้การต่อ inverter ต่อแบบเรียง (cascade) จำนวนทั้งหมด  $N$  stages โดยในแต่ละ stage จะมีจำนวน inverter ต่อเข้าหากันอยู่ด้วยจำนวนที่ไม่เท่ากัน การออกแบบจึงมีความจำเป็นต้องเลือกใช้จำนวน inverter ในแต่ละ stage ให้เหมาะสม



รูปที่ 1.2

2. ให้ออกแบบพร้อมอธิบายการทำงานของ Operational Transconductance Amplifier (OTA) โครงสร้างแบบ differential (มีสองอินพุต  $v_{in1}$ ,  $v_{in2}$  ส่งออกที่พุท  $v_{out1}$ ,  $v_{out2}$ ) โดยใช้ทรานซิสเตอร์ NMOS และ PMOS


จากวงจร OTA ที่ออกแบบนี้ให้อธิบายการทำงานของ OTA (แทนวงจรร้อนป้อนไป) เป็นวงจรขยายกัมพล์แบบดิฟเฟอร์เรนเชียลที่ใช้ตัวต้านทาน 4 ตัว เพื่อให้ได้อัตราขยาย  $(v_{out1} - v_{out2})/(v_{in1} - v_{in2}) = -R_B/R_s$  พร้อมทั้ง อธิบายถึงการใบอัสทรานซิสเตอร์ภายใน OTA ด้วยว่าทำได้อย่างไร

หมายเหตุ: ไม่จำเป็นต้องกำหนดขนาด W/L ของทรานซิสเตอร์แต่วงจรต้องกล่าวถึงใช้งานได้จริง เช่นวงจรนี้จะต้องไม่มีปัญหาในการใบอัสทรานซิสเตอร์ภายใน และต้องสามารถกำหนดระดับแรงดันใบอัสที่ดูด อินพุตและเอาท์พุตได้ตามต้องการ

3. จารกวิธี low-voltage pseudo-differential transconductor ในรูปที่ 1.3 ซึ่งออกแบบโดย A. Baschirotto ให้นักศึกษา

- (ก) อธิบายการทำงานของวงจรนี้ โดยเฉพาะทำไนวงจรนี้จึงสามารถขยายสัญญาณ ใหม่ด้วยและจัดสัญญาณใหม่คร่าวมได้ทั้งหมดนั้นคือ CMRR เป็นอนันต์
- (ข) ให้อธิบายถึงปัญหาที่สำคัญของวงจรนี้
- (ค) ให้นำเสนอวงจรที่จะแก้ปัญหานี้ (ข) พร้อมทั้งอธิบายการทำงานและหาค่า transconductance อย่างคร่าวๆ ของวงจรที่นำเสนอ (ติดค่าตอบในรูปของ  $g_m$  ของทรานซิสเตอร์ได้)

สมมุติให้ทรานซิสเตอร์ทุกตัวมี (W/L) เท่ากันหมด



รูปที่ 1.3

#### 4. จากรูปที่ 1.4 ให้นักศึกษา

(ก) วิเคราะห์หา output noise voltage spectral density โดยสมมุติให้ภายในวงจร มีแหล่งกำเนิด noise ทั้งหมด ๓ เสาล่ำซึ่อ

MOS channel thermal noise current source:

$$\overline{i_{nd}^2} = 4kT\gamma g_m \left[ \frac{A^2}{Hz} \right], \gamma \text{คือค่าคงที่}$$

Resistor thermal noise voltage sources from  $R_D, R_S$ :

$$\overline{v_{nR_D}^2} = 4kTR_D \left[ \frac{V^2}{Hz} \right]$$

$$\overline{v_{nR_S}^2} = 4kTR_S \left[ \frac{V^2}{Hz} \right]$$

(ข) ทำ equivalent voltage and current noise sources เอกพัฒนาส่วนของวงจรช่วงประกอบด้วย  $M_1, R_S, R_D$  และทำการพิสูจน์ว่า equivalent noise sources ที่คำนวณมาได้นี้ถูกต้องโดยอาศัยผลลัพธ์จากข้อ (ก) มาเปรียบเทียบ

หมายเหตุ:

(a) ในการคำนวณ ไม่จุนญاتให้ลazele  $C_{gs}$  ภายในทรานซิสเตอร์

(b) ให้ติดคำตอนอยู่ในค่าพารามิเตอร์  $k, T, g_m, \gamma, R_m, R_D, R_S, C_{gs}$  ตามความเหมาะสม

