

มหาวิทยาลัยสงขลานครินทร์
คณะวิศวกรรมศาสตร์

การสอนตามภาค ประจำภาคการศึกษาที่ 1

ปีการศึกษา 2558

วันที่ 9 ตุลาคม 2558

เวลา 09.00-12.00 น.


วิชา 212-530 Design and Analysis of Analog Integrated Circuits

ห้อง A200

ข้อผูกพัน

- ข้อสอนชุดนี้มีเพียง 4 ข้อ มีทั้งหมด 9 หัวเรื่อง การตรวจสอนก่อนลงมือทำ
- อนุญาตให้นำเข้าเครื่องเขียนแบบเครื่องคอมพิวเตอร์เข้าห้องสอบ
- อนุญาตให้ใช้ดินสอหรือปากกาที่ได้ในการเขียนคำตอบ
- ให้เขียนคำตอบในที่นี่ทั้งหมดในลักษณะนี้ (ถ้าที่นี่ไม่พอให้เขียนด้านหลังได้)

ถ้าไม่ได้ทำบันล้อมโดยยกหนังสือที่ให้วางรองอยู่แล้วรับสัญญาณมาด้วย MOSFET ที่มีดังแสดงในรูปที่ 1.1



รูปที่ 1.1

ผู้จัดกิจกรรม: นาย ภานุมาศ คำสัตย์

ภาควิชาไฟฟ้าและวิศวกรรมศาสตร์ มหาวิทยาลัยสงขลานครินทร์

1.

- (ก) วัสดุป้องกันร้ามชีสตอร์แบบ NMOS และ PMOS ที่อยู่ร่วมกับเทคโนโลยีเดียวกันบน substrate ที่มี p พื้นที่อิเล็กทรอนิกส์ ของตัวอย่าง W/L ของตัวอย่างชีสตอร์ที่นักเรียนสามารถปรับเปลี่ยนได้
- (ข) บ่งบอกถึงผลลัพธ์ของการทดสอบที่ระบุว่าตัวอย่างตัวอย่างชีสตอร์แบบ NMOS ที่มีพื้นที่ $W/L = 100 \mu\text{m}/10 \mu\text{m}$ สามารถจัดการกับการเปลี่ยนแปลงของตัวอย่างตัวอย่างชีสตอร์แบบ PMOS ที่มีพื้นที่ $W/L = 10 \mu\text{m}/10 \mu\text{m}$ ได้
- (ค) อธิบายว่าสำหรับการนำไปใช้งานต่อไป NMOS ตัวอย่างตัวอย่างชีสตอร์ที่มีพื้นที่ $W/L = 100 \mu\text{m}/10 \mu\text{m}$ ของตัวอย่างชีสตอร์จะลดลง
- (ง) สมมูลให้ตัวอย่างชีสตอร์ที่อยู่ในข้อ (ก) ใน strong inversion มีสมการความสัมพันธ์ที่

$$I_d = \mu_n C_{ox} \frac{W}{L} \left((V_{gs} - V_{th}) V_{ds} - \frac{V_{ds}^2}{2} \right) \quad (1.1)$$

ให้แสดงถึงความที่มีไปได้ที่ตัวอย่างชีสตอร์ดังกล่าวสามารถใช้เป็นตัวอย่างตัวอย่างชีสตอร์ที่มีพื้นที่ $W/L = 100 \mu\text{m}/10 \mu\text{m}$ ของตัวอย่างชีสตอร์พื้นที่ที่ต้องมีการทดสอบความต้านทานที่ต่ำกว่า 10Ω ที่มีค่าเสื่อมมาก

ตอบ ...

2. ให้กลอุปกรณ์วงจรขยายไฟฟ้าตัวขยายเบสิกแบบ pseudo-differential สำหรับการใช้งานที่ไม่ได้ยังคงตัวเดียวกันในโคลัมบัส (CMOS) โดยยังเสียภาคบิสซิค common-mode feedback (CMFB) ที่องค์รวมด้วยไบオร์สที่ต้องแก้ไขให้ได้ถูกต้องตามที่ต้องการ (ไม่สมดังการออกแบบพื้นที่ต้องใช้ภาษาหลักการ) และตรวจรายละเอียดของวงจร ออกแบบวงจรให้ถูกต้องด้วย transistor-level circuit design


ตอบ ...

3. ឧកញេវ low-voltage pseudo-differential transconductor នូវរឹងទំនួល 1.2 ម៉ោងបានរាយដែល A. Baschirotto បានរួចរាល់

(๗) ให้สัตว์ไม่มีส่วนได้เสีย เกี่ยวกับการจัดการทรัพยากรดบ.

(ก) ให้กำหนดความเร็วที่จะเก็บปั๊กไปชื่อ (ข) พร้อมทั้งอธิบายการคำนวณทางที่ 1 transconductance ค่าที่ 4 กว่าๆ ของวงจรที่นำเสนอด้วยคำอุบไปรูปของ g_m ของทราบซึ่งเดลต้าได้

ສະບັບຕີໄກ້ການຊື່ຄເລວງ ວຽງຈັນ (W.L) ທີ່ເກີດການຄ




រូបភាព 1.2

300 J. ...

4. จง non-linear I-V characteristic ของ NMOS ในรูปที่ 1.3.


(a) ถ้าห้ามกระแสซัพเพลที่มีค่าคงที่ 1.3 mA ออกโดยการต่อ differential amplifier ใช้ข้อมูลจาก รูปที่ 1.3 ให้หาจุดที่ drains และ sources ของ M1 และ M2 ในรูปที่ 1.4 (ไม่คำนึงถึง channel-length modulation).

(b) บ่งบอกว่าจุดที่ได้ในรูปที่ 1.4 จะเกิดกับเมื่อยังต้องการให้ $V_{GS} = V_G = 1.5V$ หรือไม่ หากจะดังนี้ ?



V_{GS} (V)	0.5	0.6	0.7	0.8	0.9	1.0	1.2	1.3	1.4	1.5
I_D (mA)	0.1	0.2	0.3	0.5	0.7	1.0	1.1	1.3	1.5	1.7

รูปที่ 1.3 MOS's I-V characteristic (ภาพนี้ไม่ถูกต้องตามสภาพจริงที่เกิดขึ้นมาให้เข้าใจง่าย)



รูปที่ 1.4 Differential MOS amplifier