

มหาวิทยาลัยสงขลานครินทร์  
คณะวิศวกรรมศาสตร์

การสอบกลางภาค ประจำปีการศึกษาที่ 1

ปีการศึกษา 2558

วันที่ 9 ตุลาคม 2558

เวลา 09.00-12.00 น.


วิชา 212-530 Design and Analysis of Analog Integrated Circuits

ห้อง A200

## ข้อสั่ง

1. ข้อสอบชุดนี้มีทั้งหมด 4 ข้อ มีทั้งหมด 9 หน้า ควรตรวจสอบก่อนลงมือทำ
2. อนุญาตให้นำเฉพาะเครื่องเขียนและเครื่องคิดเลขเข้าห้องสอบ
3. อนุญาตให้ใช้ดินสอหรือปากกาที่ได้อ่านการเขียนคำตอบ
4. ให้เขียนคำตอบในพื้นว่างในข้อสอบนี้ (ถ้าพื้นที่ไม่พอให้เขียนด้านหลังได้)

ถ้าไม่ได้กำหนดโดยเฉพาะสมมติให้วงจรสมมูลสำหรับสัญญาณขนาดเล็กของ MOSFET เป็นดังแสดงในรูปที่ 1.1



ผู้ออกข้อสอบ: นาย ภาณุมาศ คำสัตย์

ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ มหาวิทยาลัยสงขลานครินทร์

I.

(ก) วาดรูปโครงสร้างทรานซิสเตอร์แบบ NMOS และ PMOS ที่อยู่รวมกันบนเทคโนโลยีเดียวกันบน substrate ชนิด  $p$  พร้อมแสดง  $W, L$  ของทรานซิสเตอร์ที่นำออกมาแบบสามารถปรับเปลี่ยนได้

(ข) บอกความแตกต่างทางฟิสิกส์ระหว่างทรานซิสเตอร์แบบไบโพลาร์ (BJT) กับทรานซิสเตอร์แบบมอสเฟต (MOSFET) อย่างน้อย 4 ประการ

(ค) อธิบายว่าทำไมการไบอัสของ NMOS ด้วยแรงดันที่สูงกว่าแรงดันที่ชารอจึงทำให้ขนาด  $V_{th}$  ของทรานซิสเตอร์ลดลง

(ง) สมมติให้ทรานซิสเตอร์ที่อยู่ในย่าน triode และ strong inversion มีสมการความสัมพันธ์คือ

$$I_d = \mu_n C_{ox} \frac{W}{L} \left( (V_{gs} - V_{th}) V_{ds} - \frac{V_{ds}^2}{2} \right) \quad (1.1)$$

ให้แสดงความเป็นไปได้ที่นำทรานซิสเตอร์ดังกล่าวมาใช้เป็นตัวนำตามที่ยกเข้าไประหว่างขอสัญจรของทรานซิสเตอร์พร้อมทั้งพิสูจน์สมการของความต้านทานว่าเป็นค่าคงที่สำหรับแรงดัน  $V_{ds}$  ที่มีค่าเล็กน้อย

ตอบ ...

2. ให้ออกแบบวงจรขยายที่มีอัตราขยายสูงแบบ pseudo differential สำหรับการไปเลี้ยงลำกล้องด้วยเทคโนโลยีซีเอ็มอส (CMOS) โดยอาศัยเทคนิค common-mode feedback (CMFB) เพื่อตั้งแรงดันไบอัสที่เอานำเข้าให้ได้ค่าตามต้องการ (ให้แสดงการออกแบบพร้อมอธิบายหลักการ) แสดงรายละเอียดของวงจรออกแบบวงจรให้ถึงระดับทรานซิสเตอร์ (transistor-level circuit design)

สอบ...


3. จงวางจวิ low-voltage pseudo-differential transconductor ในรูปที่ 1.2 ซึ่งออกแบบโดย A. Baschirotto  
ให้นักศึกษา

(ก) วัตถุประสงค์แรกของวงจรนี้ โคลงเฉพาะทำไปวงจรนี้จึงสามารถขยายสัญญาณ โหมดล้นและขจัด  
สัญญาณ โหมดร่วมได้ทั้งหมด (นั่นคือ CMRR เป็นอนันต์)

(ข) ให้อธิบายถึงปัญหาที่สำคัญของวงจรนี้

(ค) ให้นำเสนอวงจรที่จะแก้ปัญหาข้อ (ข) พร้อมทั้งอธิบายการทำงานและหาค่า transconductance อย่าง  
คร่าวๆของวงจรที่นำเสนอ (คิดค่าตอบในรูปของ  $g_m$  ของทรานซิสเตอร์ได้)

สมมุติให้ทรานซิสเตอร์ทุกตัวมี (W/L) เท่ากันหมด




รูปที่ 1.2

ตอบ ...

4. จาก non-linear I-V characteristic ของ NMOS ในรูปที่ 1.3.


(ก) ถ้านำทรานซิสเตอร์ที่มีคุณสมบัตินี้มาออกแบบวงจร differential amplifier ใช้ข้อมูลจากตารางในรูปที่ 1.3 ให้หาแรงดันล้นที่ drains and sources ของ M1 และ M2 ในรูปที่ 1.4 (ไม่คิดผลของ channel-length modulation).

(ข) แรงดันที่ขอส่งได้ในรูปที่ 1.4 จะใกล้เคียงกับเมื่อแรงล้นที่แทนเป็น  $V_{GS1} = V_{GS2} = 1.5V$  หรือไม่? เพราะอะไร?



|                |     |     |     |     |     |     |     |     |     |     |
|----------------|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|
| <b>VGS (V)</b> | 0.5 | 0.6 | 0.7 | 0.8 | 0.9 | 1.0 | 1.2 | 1.3 | 1.4 | 1.5 |
| <b>ID (mA)</b> | 0.1 | 0.2 | 0.3 | 0.5 | 0.7 | 1.0 | 1.1 | 1.3 | 1.5 | 1.7 |

รูปที่ 1.3 MOS's I-V characteristic (ภาพกราฟนี้ไม่ถูกต้องตามสเกลและวงให้เขียนค่าแนวโน้มนำแทน)



รูปที่ 1.4 Differential MOS amplifier